5.企业发放的奖金根据利润提成 6.输入某年某月某日，判断这一天是这一年的第几天 7.输入一个字符，请判断是字母、数字还是特殊字符 8.身高预测:

北京邮电大学通信原理软件实验报告(2021整理).docx

四次实验的代码及实验报告（每个实验报告20页左右，保证高质量） 四次作业（md文件和pdf文件均有，高质量且额外完成了其他部分课后题） 一次随堂测验（按照给定答案修改） 建议要配合我的【编译原理】专栏认真复习。

FPGA实验报告2019需要的可以自取

北邮通信原理软件实验报告(2021整理).docx

实验1使用网络协议分析仪Wireshark分析数据链路层帧结构.docx 实验2使用网络模拟器packetTracer和交换机的基本配置与管理.docx 实验3交换机划分Vlan配置.docx 实验4路由器的基本配置.docx 实验5网络常用命令.docx 实验6路由器RIP动态路由配置.docx 实验7-1分析IP报文结构.docx 实验7-2分析TCP特性.docx 实验8基于SOCKET的网络编程.docx

实验一 用原理图输入方法设计8位全加器 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 2．实验原理 1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计底层文件：半加器，再设计顶层文件全加器。 半加器的设计： 半加器表达式：进位：co=a and b 和：so=a xnor ( not b ) 半加器原理图如下： 全加器的设计: 全加器原理图如下：…………………………………………………………………………………………………………………………………………………………

电子电路设计Proteus仿真的实验报告 Keil仿真程序： #include unsigned char code tab[]={0xfe,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f}; unsigned char code digittab[10][8]= { {0x00,0x00,0x3e,0x41,0x41,0x41,0x3e,0x00},//0 {0x00,0x00,0x00,0x00,0x21,0x7f,0x01,0x00},//1 {0x00,0x00,0x23,0x45,0x45,0x45,0x39,0x00}, //2 {0x00,0x00,0x22,0x49,0x49,0x49,0x36,0x00},//3 {0x00,0x00,0x0c,0x14,0x24,0x7f,0x04,0x00},//4 {0x00,0x00,0x72,0x51,0x51,0x51,0x4e,0x00},//5 {0x00,0x00,0x3e,0x49,0x49,0x49,0x26,0x00},//6 {0x00,0x00,0x40,0x40,0x40,0x4f,0x70,0x00},//7 {0x00,0x00,0x36,0x49,0x49,0x49,0x36,0x00},//8 {0x00,0x00,0x32,0x49,0x49,0x49,0x3e,0x00} };//9 unsigned int timecount; unsigned char cnta; unsigned char cntb; void main(void) { TMOD=0x01; TH0=(65536-2000)/256; TL0=(65536-2000)%256; TR0=1; ET0=1; EA=1; while(1) {; } } void t0(void)interrupt 1 using 0 { TH0=(65536-2000)/256; TL0=(65536-2000)%256; P3=tab[cnta]; P1=digittab[cntb][cnta]; cnta ++; if(cnta==8) { cnta=0; } timecount++; if(timecount==250) { timecount=0; cntb ++; if(cntb==10) {cntb=0; }}}

课程总评专业第一的实验报告全集记录，以防那天自己找不到了……

内涵7份实验报告： 1.熟悉单片机使用并点亮第一个LED灯 2. 流水灯 3. LED数码管的使用 4.外部中断的使用 5.定时器的使用 6.LED灯 与数码管的结合使用 7.按键扫描与显示