在 FPGA 设计过程中，需要在编译阶段进行逻辑综合与相关时序收敛。而包括 I/O 单元结构、异步逻辑和时序约束等众多方面，都会对编译进程产生巨大影响，致使其每一轮都会在工具链中产生不同的结果。为了更好、更快地完成时序收敛，我们来进一步探讨如何消除这些差异

1.FPGA时序的基本概念FPGA器件的需求取决于系统和上下游（upstream and downstrem）设备。我们的设计需要和其他的devices进行数据的交互，其他的devices可能是FPGA外部的芯片，可能是FPGA内部的硬核。 对于FPGA design来说，必须要关注在指定要求下，它能否正常工作。这个正常工作包括同步时序电路的工作频率，以及输入输出设备的时序要求。在FPGA design内部，都是同步时序电路，各处的延时等都能够估计出来，但是FPGA内部并不知道外部的设备的时序关系。所以，timing constraints包括 输入路径（Input paths ）寄存器-寄存器路径（Register-to-register paths ）输出路径（Output paths ）例外（Path specIFic excepTIons ）这正好对应了上图中三个部分，Path specific excepTIons 暂时不提。Input paths对应的是OFFSET IN约束，即输入数据和时钟之间的相位关系。针对不同的数据输入方式（系统同步和源同步，SDR和DDR）

2021年DTCC大会三天嘉宾分享主题PDF材料，包含云原生数据库的开发实践、分布式数据库的应用、图数据库技术应用创新、时序数据库等多个主题。

全国国赛美赛研究生华为杯数学建模竞赛练习使用 学校选拔题目 1. 宾馆的收益是收益管理的基础和核心。本案例以某宾馆预订网站历史一年的宾馆间夜情况为依据，要求学生预测某酒店在2016年一月份每天的需求量。需要用数据挖掘技术和方法精准刻画宾馆的收益变动规律，对未来的宾馆收益进行精准预测。 2. 提供每一家宾馆在过去一年时间里每一天的收益，需要预测的宾馆id在表HtlPredList_new中，预测结果样例见sample_submission-30d.csv 使用python库

建议借鉴和参考，不建议抄袭 （后面半句当我没说）

需求预测，时序预测（prophet arima lr xgboost lstm cnn stacking）

FPGA学习少不了的好资料

FPGA初学者教程 时序逻辑电路 学号循环显示器

Linux运维-03-监控专题-day02-prometheus安装与介绍-02-时序数据库的介绍.mp4

针对当前工业异常数据检测技术未充分考虑数据的时序特征以及训练样本中可能含有异常样本的问题，提出一种检测异常数据的方法：基于时序特征将遥测量与遥信量分为离散量与连续变化量，并分别通过改进后的K-均值算法与传统自回归模型检测离散量与连续变化量的异常数据，在训练聚类模型的过程中，通过计算异常因子来剔除含有异常样本的聚类簇，在训练自回归模型过程中，将不属于正常取值区间的异常样本剔除。最后在OMNeT 平台下搭建仿真小型储水加热工业系统并进行验证，实验结果表明：该方法可以有效地检测出现场设备中的异常数据，相比于其他同类基于聚类的异常检测模型，采用该方法检测异常数据的漏报率更低。