Zynq MMU 缓存控制 控制 Zynq Cortex A9 MMU/缓存的指南 （还展示了如何在 Xilinx SDK 中创建自定义软件库） 这是一份应用笔记，适用于希望通过 Xilinx Zynq SoC 器件控制 Cortex A9 器件上的缓存/MMU 的用户。 此版本的应用笔记是为和编写的。 提供的示例代码是为编写的。 贡献 提供了代码示例供您使用，但请随时通过拉取请求以通常的方式将您自己的代码贡献回此存储库。 请从这个 repo 中 fork，然后在提交回这个 repo 之前在你的 fork 中创建一个适当命名的分支。 请不要从您的“主”分支提交拉取请求。 代码的每一个新添加都应该属于它自己提交的分支。 谢谢。

基于ZYNQ交叉编译环境编译的lrzse工具

Zynq的PS端通过GPIO MIO控制LED的闪烁。工程对应的演示视频：https://www.ixigua.com/6878449555143131660/

用于打开petalinux的fsbl的配置，和自己的recipes-bsp目录合并即可。

Xilinx Artix-7、ZYNQ7、 Virtex-7、 Spartan-3AN、 Kintex-7 全系列PCB 集成库

openwifi openwifi：基于SDR（软件定义的无线电）Linux mac80211兼容的全堆栈IEEE802.11 / Wi-Fi设计。 该存储库包括Linux驱动程序和软件。 存储库具有FPGA设计。 []，[]，[] [] [] [openwifi] [] Openwifi代码具有双重许可证。 AGPLv3是开源许可证。 对于非开源许可证，请联系 。 Openwifi项目还利用了一些第三方模块。 用户有责任根据目的/用途检查并遵守这些模块的许可。 您可以找到有关此复合许可条件。 。 特征： 802.11a / g / n [ ] 20MHz带宽； 70 MHz至6 GHz频率范围 测试模式：即席； 站; AP，监控器 FPGA中的DCF（CSMA / CA）低MAC层（已实现10us SIFS） CSI（信道状态信息，频率偏移，计算机均衡器）[ ] IQ捕获（实时AGC，RSSI，IQ样本到计算机）[ ] [] 可配置的通道访问优先级参数： RTS / CTS的持续时间，CTS到自身 SIFS / DIFS / xIFS /时隙/ CW / e

ucos for xilinx vivado sdk zy7000安装说明，官网太慢，在此提供下载。

zynq中存在两个独立的ARM核，在很多应用场景中往往只需使用其中的1个核心即可。然而，对于复杂的设计，例如多任务，并行控制、处理等，单个核心将难以胜任。因此，为了尽可能发挥ZYNQ中双ARM核的优势和性能，进行双核应用的开发显得尤为重要。同时，也进一步为Xilinx下一代MPSOC多核异构处理器的使用打下基础。

详细的介绍了XILINX的ZYNQ-7000系列芯片XC7Z035硬件开发过程

使用ZYNQ正点原子领航者v2开发板，在PL部分搭建 串口uart ip核，并将其映射到com2上