xilinx大学指定教材，用于无线通信的matlab和fpga实现

用FPGA实现SPI接口，可以实现8位、16位，速度可达100M以上，可以根据不同场景进行修改应用，相对来说比较方便。

不错的论文资料，方便自己查阅。又需要的也不贵，只要1分

FPGA 实现数字滤波器的学术论文很多，但国内目前还没有专门讲解 FPGA 实现数 字滤波器的教材，只有少量对无线通信技术的 FPGA 实现进行全面阐述的著作，针对数字滤 波器的 FPGA 实现这一主题探讨还不够充分。鉴于数字滤波器在无线通信及数字信号处理领 域的重要作用及应用的广泛性，十分有必要从工程实践角度出发，对数字滤波器的 FPGA 实 现进行专门著述讨论。

EEPROM接口的FPGA实现 工程说明 AT93C46在DI接收到读指令时，地址被解码，数据在DO引脚上串行输出。写周期是完全自主调时的，在写入之前不需要单独的擦除周期。本项目要求AT93C46完成读和写功能的混合功能。 案例补充说明 本案例要求实现一个AT93C46的接口能够根据命令，实现EWEN、WRITE和READ功能，在这里我们提供了具体的设计思路： 1. 上游模块在rdy=1时，给出start命令，开始进行EWEN、WRITE或者READ操作；在rdy=0期间，start命令无效。 2. 当start有效时，如果mode=0表示进行EWEN操作；mode=1表示进行WRITE操作；mode=2表示进行READ操作。 3. 当start有效时，addr和wdata有效。 4. 当进行EWEN操作时，将addr写入at93c46。 5. 当进行WRITE操作时，将addr和wdata写入at93c46。 6. 当进行READ操作时，将addr写入at93c46，并从at93c46读到数据，通过rdata和rdata_vld返回给上游模块。

DES 算法FPGA 实现的研究与比较 为满足无线网络通讯的数据安全要求，提出了用现场可编程门阵列（FPGA）实现DES 加解密的方案， 分别以减少器件面积和增加运算速度为目标来加以实现，并对这两种实现方法进行了比较。

介绍了符合CCSDS标准的RS（255，223）码的参数与译码器结构，给出了一种改进型无逆BM算法用于求解关键方程，使用Verilog语言完成了基于该算法的译码器设计与实现。测试结果表明，该译码系统性能优良，在尽可能节约硬件资源的同时满足了高速处理的需要。

图像处理速度影响整个机器视觉系统的性能,而图像处理的速度问题是由图 像数据的特点和图像处理算法的复杂性引起的,依据图像处理算法及数据的特点,把图像处理分成三个层次:数据处理层!信息提取层!知识应用层,各层在实现 方式上有自己不同的要求"文中分析了各个层次中的算法对硬件的要求,其中数 据处理层对整个系统速度影响较大,针对其特点,研究了数据处理层中的数据存 储结构和算法的硬件实现结构"在邻域处理算法中,对帧存储体的存储结构,以邻域图像并行存取为例,利 用两片DRAM存储芯片作存储体,在FPGA芯片内实现地址变换和存取控制,设 计了行顺序的邻域图像并行存取的帧存储体,在WEBAPCKSIE6.1EDA环境中, 利用VerliogHDL硬件描述语言设计实现"在此基础上,对空间滤波器,利用Xilnxi 公司的FPGA的内部资源,使用高级内核设计工具区linxiCoerGne软件)中的DSP 程序块,构建在核心架构DA一FRI滤波器之上,在WEBAPCKsIE6.1EDA开发环 境中实现其分布式算法"

资源名称：多媒体处理FPGA实现—SystemGenerator源码汇总资源目录：【】10_ImageEdge【】11_ImageTransform【】12_ColorProc【】13_VideoProcessing【】3_SysgenBasic【】4_ModelStudy【】5_AudioProcessing【】6_ 资源太大，传百度网盘了，链接在附件中，有需要的同学自取。

采用MSK 调制的跳频通信具有主瓣能量集中、旁瓣衰落滚降快、频谱利用率高和抗干扰能力强等优点，在军事通信中应用广泛。如美军现役的联合战术信息分发系统采用的通信信号，工作带宽969~1 206 MHz，跳频速率为70000 多跳/ s， 单个频点驻留时间约为13 s，信号持续时间* s， 总共有51个间隔为3 MHz 的信道，码速率为5 MHz。已知在该工作频段内主要还存在单频、窄带调幅和线性调频等信号。为了准确截获并识别目标信号，针对此信号环境设计了一种MSK 信号检测识别方法，并使用FPGA 进行了设计实现。