本文档描述了基于FPGA的SPI接口设计
2021-05-09 21:30:32 241KB FPGA SPI 接口设计
1
系统接口对接方式,涉及到安全,方式,压缩,解压,规范,标准,口令,审计,责任等。 系统接口对接方式,涉及到安全,方式,压缩,解压,规范,标准,口令,审计,责任等。
2021-05-08 16:05:55 26KB 系统对接 解决方案 接口方案
1
至简设计法--VGA显示矩形 工程说明 本工程VGA显示要求:在显示屏边缘上显示一个红色边框(边框宽为20像素),在屏幕的中央显示一个绿色矩形(矩形长为150像素,高为100像素)。 案例补充说明 本设计的VGA图像显示是基于FPGA实现的,采用了Verilog HDL语言编写,再加上有明德扬的至简设计法作为技术支撑,可使程序代码简洁且执行效率高。
2021-05-06 11:04:06 320KB VGA设计
1
c54xDSP 键盘 接口设计
2021-05-04 21:57:54 1.79MB c54xDSP 键盘
1
根据TI公司的TMS320C6713多通道缓冲串口(McBSP) 和音频解码芯片AIC23B的工作原理,设计了音频解码电路。将TMS320C6713多通道缓冲串口直接与AIC23B相连,其优点是操作简单,不占用处理器的总线,不影响其他功能模块的性能。给出了TMS320C6713 和AIC23B的接口电路和软件编程实现。
2021-05-03 17:07:21 261KB DSP
1
SRAM接口设计,Vivado仿真工程。
2021-04-30 09:04:45 98KB FPGA VerilogHDL Vivado
EMIF接口设计,Vivado仿真工程。
2021-04-30 09:04:45 102KB EMIF接口设计 FPGA VerilogHDL Vivado
AD7606接口设计(串行模式),Vivado仿真工程。
2021-04-30 09:04:44 2.69MB FPGA VerilogHDL Vivado AD7606接口设计
AD7609接口设计,Vivado仿真工程。
2021-04-30 09:04:44 2.33MB AD7609接口设计 FPGA VerilogHDL Vivado
DAC8811接口设计,Vivado仿真工程。
2021-04-30 09:04:43 101KB FPGA VerilogHDL Vivado DAC8811接口