PY32F003F18P 的实验代码,包括 MCU 的时钟选择,UART 通信,高级定时器 TIM1 和通用定时器 TIM16的使用,模数转换器(ADC)的使用,嵌入式 FLASH 的读写,内部集成总线(I2C)的使用和外部中断捕获。UART,ADC 和 I2C 实验包括了轮询式(Polling),中断式(IT)和通过 DMA 等多种方式。代码实现了上述功能。 在 main.h 中可以选择代码的开关,可以选择多个功能。 软件包中还包括了 FreeRTOS 2022.11 版本的源代码。 对照我的 CSDN 专栏博客《普冉(PUYA)开发笔记》1-12,可以轻松地完成各项实验的编译和正确运行。 谬误之处,欢迎指正。
2024-05-19 15:06:58 7.89MB ARM Cortex-M0+
1
基于LabVIEW通信虚拟实验系统,讲的比较详细
2024-05-17 17:08:24 558KB LabVIEW、通信虚拟实验
1
信息隐藏技术实验教程信息隐藏技术实验教程信息隐藏技术实验教程
2024-05-17 16:43:09 9.18MB 信息隐藏技术 实验教程
1
移动通信课程设计 第一部分 MBC-8A移动通信实验 1.1 移动通信系统组成及功能 1.1.1、 移动通信实验系统 1.1.2、 有线电话与有线电话呼叫接续过程 1.1.3、 手机与有线电话呼叫接续过程 1.1.4、 话音波形 1.2. 无线数字信令 1.2.1、 数字信令帧结构 1.2.2、 无绳电话无线无线数字信令副载频调制方式及帧结构 1.2.3、 双综示波器存储观测无线数字信令 1.3. 信令系统 1.3.1、 程控交换机用户线信令 1.3.2、 观测程控交换机用户信令 1.4. 无绳电话及实验箱识别码 1.4.1、 设置无绳电话及实验箱识别码(ID码 1.4.2、 无绳电话各个频道的频率 1.5. TDMA(时分多址)移动通信 1.5.1、 TDMA移动通信实验系统 1.5.2、 各点信号的测量 第二部分 MBC-CDMA移动通信实验 2.1 m序列相关特性 2.1.1 基本原理 2.1.2 m序列自相关特性 2.2 M序列相关特性 2.2.1 5阶M序列 2.2.2 5阶M序列自相关 2.3 信道编码:交织编码 2.3.1 基本原理 2.3.2 各点信号 2.4 复合地址码扩频调制 2.4.1 基本原理 2.4.2 测量各点信号的波形
2024-05-17 15:11:10 2.09MB 移动通信,课程设计
1
数字电路 全加器实验报告(含实物接线图以及手绘接线图)
2024-05-16 20:42:26 1.09MB photo
1
1.用 8×8 点阵显示字符,每次显示一个字符,每秒切换一次,显示内容为 “B”、“U”、“P”、“T”及姓名的第一个字母。如张三显示的内容为“B”、 “U”、“P”、“T”、“Z”、“S”。 2. 为系统设置一个复位键,复位后重新从“B”开始循环显示,要求使用按 键复位。 3. 实验板上输入时钟选择 1kHz。
2024-05-16 15:59:08 2KB vhdl
1
1.数据清洗 2.聚类 3.逻辑回归 4.PCA降维 5.SVM支持向量机 这份压缩包涵盖了多个数据科学和机器学习领域的关键工具和技术,为数据分析和建模提供了强大的支持。在这个信息的宇宙中,我们可以发现一系列的宝藏,包括数据清洗的魔法、聚类的智慧、逻辑回归的推理、PCA降维的神秘和SVM支持向量机的力量。 首先,数据清洗是这份宝藏中的第一个星辰。它是数据科学的入口,通过神奇的数据处理手段,可以发掘、纠正和去除数据中的不准确、不完整或无效的信息。在这个压缩包中,数据清洗的魔法涵盖了各种情况,如处理缺失值、消除重复记录、格式规范化等。这个工具让数据焕发新生,为后续的分析和建模创造了纯净的舞台。 其次,聚类是这份宝藏的璀璨明珠。在这个信息宇宙中,聚类技术能够将数据分组,找到其中的潜在模式和相似性。它是数据中的探险者,帮助我们在海量信息中发现隐藏的结构和规律。在压缩包中,聚类技术为我们提供了一把探索数据空间的钥匙,使我们能够更好地理解数据的本质。 第三颗星星是逻辑回归的推理之星。在这个宇宙中,逻辑回归是一种强大的预测工具,通过对已知数据进行分析,预测未知数据的可能性。这个工具为我们揭示了
2024-05-14 09:42:36 1.03MB 机器学习 聚类
1
设计并实现一个在数码管上显示的计数值为0~9的计数器,要求仿真并下幸到实验板上验证。 1.计数值每秒加1,0~9计数,加到9回0; 2.BTN0为暂停键,按一下计数停止,再按一下计数继续,要求为BTNO设计防抖电路; 3.在数码管DISP2上显示计数结果; 4.BTN1为复位键,无论何时按下计数值都回到0; 5.实验板上时钟选择100HZ。 ps:请修改顶层实体名,引脚已设。
2024-05-14 01:06:13 209KB
1
有运算器设计的1-11关:复制代码,放进头歌,满分过 本实验使用 Verilog HDL 实现了单周期 54 条 MIPS 指令的 CPU 的设计、前仿真、后仿真和下板调试运行。CPU 可实现 54 条 MIPS 指令。 第1关:8位可控加减法电路设计 第2关:CLA182四位先行进位电路设计 第3关:4位快速加法器设计 第4关:16位快速加法器设计 第5关:32位快速加法器设计 第6关:5位无符号阵列乘法器设计 第7关:6位有符号补码阵列乘法器 第8关:乘法流水线设计 第9关:原码—位乘法器设计 第10关:补码—位乘法器设计 第11关:MIPS运算器设计
2024-05-13 21:59:54 58KB 编程语言
1
【智能药盒实验报告(内含完整代码)】
2024-05-13 21:13:49 1.57MB
1