IAR_EWARM嵌入式系统编程与实践， IAR_EWARM入门书籍，较好的一本书，扫描很清晰！

嵌入式系统测试教学实训平台(Kiyun ETest Training Platform,简称：ETest_TP )适应于各类高等院校与培训机构在嵌入式系统测试方面的科研与教学以及军工研究所、各研发型企业用于软件测试工程师的培训与考核。 ETest_TP由培训教材（含教师用教材、学员上机操作指南）、软件以及实训平台实验箱组成。其中软件为ETest，实验箱包括待测件板（待测系统）、显示板、多功能接口板、串口通信板（RS232）、CAN模块、USB集线器等。

摘  要： 介绍了DDR2嵌入式系统的仿真模型以及Hyperlyxn仿真工具，并基于Hyperlyxn仿真工具对IBIS模型进行仿真分析，给出了一个具体的DDR2嵌入式系统的设计过程和方法。 　　现代电子设计和芯片制造技术正在飞速发展，电路的复杂度、元器件布局以及布线密度、开关速度、时钟和总线频率等各项指标参数都呈快速上升趋势。当上升时间超过传输延时的1/6时，反射、串扰、振荡以及传输线效应等涉及到的时序、信号完整性(SI)、EMI等一系列问题决定着产品设计的成败。特别是DDR2系统，可支持高达9.6 GB/s的带宽(FB-DIMMs)，时钟频率高达0.9 GHz，高速DDR2系统的信号完整

ARM硬件一般是在最小系统上按需求定制扩展其功能，设计的核心是面向产品需求定制的最优化系统。在通常的应用中，这种最优化主要体现在成本最小化上面。早期的嵌人式系统中硬件设备的成本占主要部分，为了达到这种最小化人们都为专门的应用来设计硬件体系，然后开发相应的软件。因为嵌入式软件开发和调试都是在此基础上，在主机Host和目标板Target之间互相合作完成的。 　　总结ARM硬件结构设计，有以下一些设计特点和原则可供参考。 　　（1）采用新型的和适合应用场合的ARM可极大提高系统的程序执行效率，缩短系统的反应时间，满足实时性的要求。 　　（2）采用低功耗器件和贴片封装元器件，可以有效地降低功耗，

1 引 言 I2C总线(Inter-IC Bus)是一种通用的串行总线，是用于IC器件之间连接的二线制总线。他通过串行数据线(Serial Data Lines，SDL)及串行时钟线(Serial ClockLine，SCL)两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件。一个或多个微控制器以及外围器件可以通过I2C总线接口非常方便的连接在一起构成系统。这种总线结构的连线和连接引脚少，器件间总线简单。结构紧凑，因此其构成系统的成本较低；并且在总线上增加器件不会影响系统的正常工作，所有的I。C器件共用一套总线，因此其系统修改和可扩展性好。即使有不同时钟速度的器件连接到总线上，时间

嵌入式系统--采用公开代码和StrongARM_XScale处理器 毛德操 3 最后一部分

嵌入式系统--采用公开代码和StrongARM_XScale处理器 毛德操 2 嵌入式系统--采用公开代码和StrongARM_XScale处理器 毛德操 2

嵌入式系统--采用公开代码和StrongARM_XScale处理器 毛德操 很经典的一本书 一共三部分 此为第一部分

嵌入式系统的研究进展与趋势1

摘 要：二进制翻译技术是代码移植技术中的一种重要技术。针对二进制翻译的应用，提出在ARM嵌入式平台下实现X86 t0 ARM二进制翻译系统。通过对ARM嵌入式平台的研究，介绍二进制翻译模块的功能，着重论述SOC架构的设计，并分析Multi-layer总线结构的特点及优化。该SOC系统实现了将部分X86指令翻译为ARM指令并由ARM处理器执行目标代码的功能。该设计为在硬件上实现二进制翻译提供了参考。 　　二进制翻译也是一种编译技术，它与传统编译器的差别在于其编译处理对象不同。传统编译器处理的是某一种高级语言，经过编译处理生成某种机器的目标代码。 　　二进制翻译是一种直接翻译可执行二进制程序的