和码流分析仪功能差不多, 统计ts流数量也非常方便。另外可以查看各种表由哪些子表构成(Total),Eit数量等等,还是比较方便的。 增加包提取功能,查看每一个ts包或者psi/si包,提取psi/si功能等。 附带压缩包里面提供我常用的psi生成器,ts分析专家,自己评价物有所值!!
2021-08-03 17:25:42 1.59MB 码流分析 PSI/SI提取 TS分析
1
西安电子科技大学李玉山教授的信号完整性(SI)分析的PPT课件 共8个部分,以下为各部分标题: 高速电路与系统互连设计中信号完整性(SI)分析 1~2:综述 3~4:信号、互连线、模型、测量的带宽 5~6:电容电感物理基础 7~8:传输线模型、时延、阻抗与返回路径 9~10:传输线与反射 11~12:有损线、材料特性和上升边退化 13~14:传输线的串扰 15~16:差分对与差分阻抗
2021-07-29 16:19:35 39.75MB PCB设计 信号完整性 李玉山教授 SI
1
中国移动SIM盾规范。本标准对中国移动统一认证-SIM盾(移动签名)卡应用在实现过程中需要规范的技术方案提出全面要求,是中国移动SIM盾(移动签名)卡应用实现所需要遵从的纲领性技术文件。 本标准主要包括业务流程、接口要求、状态机管理、技术要求等内容。
2021-07-29 10:47:48 800KB SI
1
认读音节si拼音flash动画是一款幼儿园拼音课件整体认读音节SI动画素材下载。
2021-07-24 20:07:58 1.97MB 音节 拼音 课件 拼音课件
1
内容选择源于实际工程设计的需要,论述过程中尽可能避免烦琐复杂的数学推导,侧重于直观形象的讲解,符合工程师的学习习惯,可作为硬件设计工程师、测试工程师、系统工程师、项目负责人以及其他相关技术工作者的培训教材及工程设计参考书
2021-07-23 11:47:17 32.96MB 信号完整性
1
Memory rank margin test is a memory test scheme under normal temperature and voltage. The whole test scheme is embedded in a specific BIOS. If the Rank Margin Tool option in BIOS is enabled, the platform will automatically enter Rank Margin test mode. The test results are output by serial port, it can detect the margin of the motherboard on the memory design part.
2021-07-22 10:41:23 2.77MB SI
1
Allegro_PCB_SI_-_TDR和阻抗仿真 难得的好资料 清晰透测
2021-07-21 08:12:02 844KB allegro SI
1
Allegro PCB SI一步一步学会前仿真 中的资源文件,不必再苦苦寻找了,可以正常使用。
2021-07-15 16:18:48 2.38MB PCB SI Allegro
1
ASHRAE(美国采暖与制冷工程协会)
2021-07-13 22:02:34 48.05MB ASHRAE(美国采暖与制冷工程
ASHRAE(美国采暖与制冷工程协会)
2021-07-13 22:02:02 11.71MB ASHRAE(美国采暖与制冷工程