给出了具有置0、置1功能及不确定输出状态的基本RS触发器的Multisim仿真方法,即用字组产生器产生所需的各类输入信号,用四踪示波器同步显示输入信号及状态输出信号的波形,可直观描述触发器的置0、置1过程及不确定状态的产生过程。分析了基本RS触发器不确定状态的输出逻辑表达式及Multisim仿真方案。所述方法的创新点是解决了基本RS触发器的工作波形无法用电子实验仪器进行分析验证的问题。
1
一、实验目的 1、熟悉基本RS触发器和可控RS触发器功能; 2、熟悉集成的D触发器、JK触发器的功能; 3、初步应用D触发器和JK触发器实现简单功能电路。 二、实验内容及步骤 (一)构建一个由与非门构成的基本RS触发器,如图1所示。用该电路进行仿真: 1、在Rd和Sd端分别加入数字信号激励,可选择“激励源” 中的“DPATTERN”(数字模式信号发生器)。在“DPATTERN”对话框中进行设置,使Rd,Sd能出现各种组合情况(00/01/10/11)。仿真时,观察各调试探针变化情况。截取仿真中各激励信号组合情况出现时,电路状态。将实验结果图置于报告第三部分。
2021-11-21 20:35:29 374KB 数字逻辑 实验报告 基本触发器
1
一、T型触发器及其逻辑功能 T型触发器的逻辑符号如图Z1410所示。其中T为信号输入端, CP为时钟脉冲输入端,Q、为输出端。 逻辑功能是:当T=1时, CP脉冲下降沿到达后触发器发生翻转;当T=0时,在CP脉冲作用后,触发器仍保持原状态不变。 根据上述逻辑关系,可列出T触发器特性表,如表Z1403所示,由特性表可以写出其特性方程为:
2021-11-20 22:28:30 54KB 综合文档
1
verilog语言实现multisimD触发器的仿真 包含程序代码QUARTUS和文件
2021-11-18 22:55:54 1KB FPGA D触发器 verilog
1
鼎捷ERP触发器通用查询小工具,可查询,可修改,可启用,可禁用等功能。
2021-11-16 15:08:35 61KB 触发器 鼎捷ERP T100 易飞
1
可控硅过零触发器KJ009组成的应用电路图 KJ009的基本性能与KJ004相同,可以互换使用。
2021-11-14 15:04:58 40KB KJ009 可控硅 过零触发器 电路图
1
11进制基于JK触发器的计数器的multisim10仿真源文件 运行成功 设计简洁
2021-11-13 20:43:21 111KB multisim10 计数器 11进制 jk触发器
1
一、 实验目的 1. 掌握T-SQL流控制语句。 2. 掌握创建存储过程的方法。 3. 掌握存储过程的执行方法。 4. 掌握存储过程的管理和维护。 5. 理解触发器的用途、类型和工作原理。 6. 掌握利用T-SQL语句创建和维护触发器的方法。 7. 掌握利用SQL Server Management Studio创建、维护触发器的方法。 二、 实验内容(实验过程、代码和结果截图) 1. 创建简单存储过程 创建一个名为stu_pr的存储过程,该存储过程能查询出051班学生的所有资料,包括学生的基本信息、学生的选课信息(含未选课同学的信息)。要求在创建存储过程前请判断该存储过程是否已创建,若已创建则先删除,并给出“已删除!”信息,否则就给出“不存在,可创建!”的信息。
2021-11-11 16:14:35 671KB SQLServer 存储过程 数据库触发器 SQL
1
触发器 采购入库单 审核 采购发票 K3
2021-11-08 14:06:10 4KB 触发器 采购入库单 审核 采购发票
1
VHDL同步复位的D触发器,使用VHDL语言
2021-11-07 12:17:35 123KB VHDL 同步
1