Wireshark2.2.5中文版windows32位，以前的名字Ethereal，很好的抓包工具。
2023-01-12 15:16:25
42.25MB
1
ps插件：RGB-RGBA文件格式(2003）。据悉，32位系统可用此插件，64位系统可在multigen creator里面转成rgb格式图片。另外安装multigen creator时，在multigen creator根目录里面也有这两个插件。
2023-01-11 09:00:00
10KB
1
注入代码
InjectCode 项目是一个支持 Windows 32 位和 64 位 DLL 远程线程注入库。
测试平台
视窗 8 x64
视窗 8 x32
视窗 7 SP1 x64
视窗 7 SP1 x32
视窗 2008 R2
视窗 2003 SP2 x64
视窗 2003 SP2 x32
Windows XP SP2 x64
Windows XP SP2 x32
工作原理
步骤 1. 通过进程名称查找目标进程。 step 2. 查找先后注入的进程。 setp 3.判断程序是否可以注入中位数。 setp 4. 创建一个远程线程将注入到目标进程的dll。
2023-01-10 15:56:13
38KB
1
本处提供有安装文件 和 破解补丁，请先安装原版程序，按照附件中操作步骤操作即可。
Aqua Data Studio是数据库开发人员，DBA和Analysts的生产力软件。它允许您开发，访问，管理和视觉分析数据。无论您是使用关系型，nosql还是云数据库，您的数据都可以轻松快速地访问Aqua Data Studio。
2023-01-05 10:56:39
103.97MB
1
在单片机中我们有时会用到16位或者32位数的开方，本文档讲解的是如何在单片机上快速实现开方算法，而并不使用到函数库和汇编语言。
2023-01-01 18:13:39
80KB
1
用硬件描述语言（Verilog）设计单周期CPU，支持如下指令集：
{ lw，sw,addu，subu, ori, sll, srl, beq，bne }
用仿真软件Modelsim对汇编程序进行仿真测试.
1. 熟悉硬件描述语言（Verilog）和仿真软件Modelsim；
2. 用硬件描述语言（Verilog）设计程序计数器模块（PcUnit）；
3. 用硬件描述语言（Verilog）设计指令存储器模块（IM）；
4.用硬件描述语言（Verilog）设计寄存器模块（GPR）；
5.用硬件描述语言（Verilog）设计数据扩展模块（Extender）；
6. 用硬件描述语言（Verilog）设计运算器模块（Alu)；
7. 用硬件描述语言（Verilog）设计数据存储器模块（DMem）；
8. 用硬件描述语言（Verilog）设计控制器模块（Ctrl）；
9. 用硬件描述语言（Verilog）设计整机连接模块（Mips）；
10.完成上述汇编程序的仿真调试。
2022-12-29 20:19:16
2.64MB
1