xilinx ZYNQ详细讲解，基于软硬件开发，包括相关专业书籍，包含内部框架介绍和原理图设计相关专业知识

从0开始详细介绍vivado18.2的 软件的安装过程 。让新手一次安装成功。里边列举了详细的注意事项

xilinx原语的使用方法

XILINX 功耗评估工具.................................................................

XADC内部可以直接获取芯片结温和FPGA的若干供电电压（7系列不包括VCCO），用于监控FPGA内部状况。同时提供了17对差分管脚，其中一对专用的模拟差分输入，16对复用的模拟差分输入，不使用的时候可以作为普通的User I/O。 关于XADC具体的结构，功能和各个参数的含义，请参考相关文档。这里不做详细描述。另外有两点需要注意。 1.关于参考电压的设置，会影响误差范围及采样值的计算公式。 2.模拟差分输入对模拟信号幅值有要求，需要外边模拟电路进行一定程度的转换。

Xilinx FPGA-嵌入式非特定人孤立词语音识别系统的设计与实现

ISE license, 14.7版本测试可用，其它应该也可用，IP比较全

xilinx FPGA XADC IP模块，verilog，可直接使用

此书第12章和第14章的光盘文档及源文件

内容名称：DDR3（AXI4接口）工程代码 工程环境：Xilinx VIVADO 2018.3 内容概要：使用 Xilinx VIVADO 中的 MIG IP 核，设计了外部读写模块 Verilog 代码，并对读写模块进行封装，封装成一个类似 Block RAM / FIFO 的黑盒子，以便在实际使用中直接调用外部接口。本工程将核心参数（比如数据位宽、DDR 突发长度、数据量大小等）设置成 parameter，便于读者根据自身项目需求进行调整。本工程经过 FPGA 上板实测，工程建立与代码实现的原理已在博客主页进行讲解，以便于读者理解。 适合人群：FPGA（VIVADO）使用者，掌握 Verilog。 阅读建议：结合主页博客讲解进行阅读。