高性能BLAKE算法研究及其FPGA实现.pdf

图像缩放算法研究及其FPGA实现.pdf

RFID加密算法的FPGA实现研究.pdf

提出了一种基于流水线CORDIC的算法实现QAM调制，可有效节省硬件资源，提高运算速度。用VerilogHDL对本设计进行了编程和功能仿真，仿真结果表明，本设计具有一定的实用性。 在现代通信中，频谱和功率都是珍贵的资源，如何有效提高频谱利用率一直是人们关注的焦点之一。单独使用幅度或者相位携带信息时，不能充分利用信号平面，频谱利用率不高，对频谱资源是一种浪费。因此传统的数字调制方式已不能满足应用的需要，需要采用新的数字调制方式以减小信道对所传输信号的影响，以便在有限的带宽资源条件下获得更高的传输速率。这些技术的研究主要是围绕充分节省频谱和高效率地利用频带资源展开的。多进制调制是提高频谱利用率的有效方法，恒包络技术能适应信道的非线性，并且保持较小的频谱利用率。正交幅度调制QAM（QuadratureAmplitudeModulaTIonl就是一种频谱利用率很高的调制方式，这种调制方式用2个独立的基带波形对相互正交的载波进行双边带调制，充分利用整个信号平面，频谱利用率很高，目前已经在中、大容量微波通信系统、有线电视网络高速数据传输、卫星通信系统等领域得到了广泛应用。

如何使用FPGA实现数字信号处理—数字信号处理的FPGA实现

在FPGA上实现BCD码的转换 prj为工程文件存放目录 rtl为verilog可综合代码 img为设计相关图片存放目录（主要为了方便后期写文档） doc为设计相关文档存放目录 testbench为对应的testbench存放目录 prj文件夹下的ip文件夹存放quartus ii中生成的ip核文件

结合IIR数字滤波器的基本结构，针对分布式算法中查找表规模过大的缺点，采用级联或并联结构，利用多块查找表使得硬件规模极大地减小，提出了并行和串行相结合的设计方案，并且实现了级联方式的10阶IIR低通滤波器。通过试验验证了该方法的有效性和实时性。

不使用main函数情况下 FPGA实现开方运算

用FPGA实现数字锁相环，开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE

甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT，采用的是单精度的浮点，采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码，并有测试文件，真的很不错。