自己做的数电课程设计 传上来和大家分享一下
2023-06-20 12:48:38 182KB 数电 课程设计
1
这个一般人用不到,但是做嵌入式的人可能会用到,用到时这个东西一时半会很难弄出来,放在这儿希望能帮到一些人
2023-06-19 18:26:31 1KB excel VBA 16进制与浮点数相互转换
1
高等数学的matlab求解的介绍,介绍的非常详细。是学习matlab的必备书籍。
2023-06-10 15:36:30 47.59MB 高数 matlab
1
本文介绍了一项数字钟的设计、仿真与制作的课程设计任务。该任务要求利用集成译码器和计数器等元器件,设计并制作一个数字钟。任务的目的是让学生通过实践掌握数字电子技术的基础知识,提高其设计和制作电子系统的能力。本文是该任务的说明书,包括任务的背景、目的、要求、内容和评分标准等方面的详细介绍。
2023-06-06 22:07:33 474KB 数电课设 数字钟
1
⒉定点数格式的选择 定点格式表示数的范围和数据的精度是确定的。表示数的范围越大,数据的精度越低,也就是说,数的范围与精度是一对矛盾。对16位的数据来说,动态范围最大的格式为整数Q.15,精度(或分辨率)最高的格式为Q15。 定点格式的选择实际上就是根据Qm.n表示方法确定数据的小数点位置。
2023-06-06 12:44:23 5.02MB DSP 技术原理 应用
1
python可以统计文件的行数,你相信吗?不管你信不信反正我信了。下面我们来看一下python怎样统计文件的行数,代码很简单,我也做了注释,很简单的实现。。。
2023-06-02 14:51:47 429B python 统计 行数
1
基于Intel(Altera)的Quartus II平台FPGA的任意字节数的UART(串口)接收工程源码: 1、详细的仿真TB文件; 2、单字节 起始位1bit,数据位8bit,停止位1bit,无奇偶校验; 3、通过参数化设置,可实现任意字节数的UART接收 4、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/126229191》。
2023-06-02 10:40:26 10.34MB FPGA UART Altera intel
1
一个简单的基于555定时器电路的多功能数字频率计的设计。很多初学书店的朋友或许会用到。
2023-05-23 20:58:53 84KB 555定时器 数字频率计 数电课设
1
简易洗衣机的课程设计 才用proteus设计的 欢迎使用~
2023-05-22 23:15:41 542KB 数电
1
2017-2021年全国大学生数学建模大赛国赛获奖优秀论文
2023-05-22 17:46:22 368.53MB 数模 国赛 数学建模
1