实验内容：
题目： 4位并行乘法器的电路设计与仿真
功能要求：
1. 实现4位串行乘法器的电路设计;
2. 带异步清零端；
3. 输出为8位；
4. 单个门延迟设为5 ns。
5. 设要有完整的组合逻辑电路设计步骤；
6. 每一步骤完成要正确合理；
7. 设计电路时分模块测试。
及实验结果都有在内
2021-06-26 19:26:32
226KB
1
乘法器的常规设计是适用“串行移位”和“并行加法”相结合的方法，这种方法并不需要很多器件。然而串行方法毕竟太慢，执行一次乘法的时间至少是执行一次加法时间的n倍，不能满足科学技术对高速乘法所提出的要求。自从大规模集成电路问世以来，高速的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并行乘法器，提供了极快的速度。阵列乘法器采用类似于人工计算的方法进行乘法运算。人工计算方法是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。如图1.1所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行，每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。将各次部分积求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。
2021-06-21 19:32:07
1.2MB
1
任务：
1、通过multisim仿真平台，设计一个能计算含符号位的5位阵列乘法器，即内部为一个4×4阵列乘法器，符号位单独处理，如图6所示。
2、输入为两个5位含符号位的原码，输出结果亦是含符号位的原码。
图6 5×5阵列乘法器
要求：
1、能够正确输入两个5位（含符号位）的原码，并进行计算，得到正确的结果。
2、验证结果，输入两个均为原码的数据，验证并得到正确的仿真结果。
3、通过指示灯或者数码管显示为输入和输出的数据。
2021-06-21 10:38:20
1.48MB
1