DDR3 读写测试工程，由nios控制端发送读写控制命令，里面有相应仿真文件，程序在板子上是可以正常运行的，欢迎交流；

Altera 器件的LVDS IP核简介 Quartus® II软件的MegaWizard® Plug-In Manager管理器提供了针对LVDS信号处理的IP核，包括LVDS发送核（altlvds_tx）与LVDS接收核(altlvds_rx)。

该内核提供功能（外围设备）接口。它可以用于通过USB将几乎所有外围设备连接到计算机。该内核完全符合USB2.0规范，并可以USB全速和高速速率（12和480 Mb / s）运行。 本规范假定内核最有可能在高速环境中使用，并且包括对特殊高速扩展的引用。但是，仅在全速模式下运行时，将不会使用其中的一些高速扩展，而内核仅会适当地充当全速功能。

以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。

测试支持2016.1和2016.4版本，多个IP核破解，（含ethernet等）

SD卡IP核，可用于fpga平台，很方便滴.

基于zynq的pwm 自定义ip核设计，接口是基于axi总线通信协议

1,利用文本输入方式初始化IP 核 2，使用批处理命令加速仿真 3，实现精确查找 和最近值查找 4，设计文档见博客http://blog.csdn.net/shanyuan007/article/details/47281847

Aurora 发送代码，这个模块核在共享逻辑 ，只需要输入参考时钟 复位等信号即可

Altera的官方IIC代码，绝对正确，你可以根据自己需要修改下，或者直接用就可以了，添加为IP核心，直接在SOPC里调用，好东西大家分享