项目设计说明书（仅供参考）

基于51单片机数字频率计设计项目文件

基于FPGA的高精度频率计设计实验.

基于VHDL的数字频率计的设计 论文 VHDL 数字频率计 EDA MAX+PLUSⅡ

本设计采用EDA技术，利用测频法的原理和VHDL语言，采用自顶向下的设计方法，实现了1Hz～10kHz测量范围的四位十进制的数字频率计，并在MAX+PLUSⅡ软件平台下对设计项目进行的了编译和时序仿真。

stm32f103c8t6频率计，采用外部时钟，高精度，高测量范围

介绍了一种运用FPGA开发软件Quartus Ⅱ设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3只七段数码管稳定显示,测试量程可自动切换,测量误差小于等于0. 1%

本程序基于VHDL语言设计的数字频率计，对于外部的频率能够进行测试并且显示至数码管上，内部包含全部源程序（已经经过硬件仿真）和主要文件波形仿真。对重要程序带有注释，对于我对程序的解析能够快速的了解整个程序的设计过程。

简介: 频率计作为一种基础测量仪器。它主要由信号输入、放大整形、分频、单片机控制模块、驱动显示电路等组成。本设计以STC80C51单片机作为控制核心，使用它内部的定时/计数器，实现对待测信号的频率的测量。设计过程中，频率计采用外部10分频，以便测量1Hz~1MHz的信号频率，并且实现量程自动切换。显示部分用74LS245驱动，使用四位共阳极数码管显示数据。本设计采用单片机技术，使得设计具有很高的性价比和可靠性，改善了传统频率计的不足，它具有测量精度高、测量省时、价格便宜、使用方便等优点。 仿真电路图及结果: 附件内容截图:

十进制频率计FPGA程序，verilog代码，比赛时使用没有问题，通过测试