PWM信号发生器 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity Pwm is port( clk: in std_logic; --clk signal wr_n:in std_logic; --write signal addr:in std_logic; --address signal WrData:in std_logic_vector(7 downto 0); --writedata signal PwmOut:out std_logic); --Global signal end Pwm; architecture one of Pwm is signal period:std_logic_vector(7 downto 0); signal duty:std_logic_vector(7 downto 0); signal counter:std_logic_vector(7 downto 0); Begin process(clk,WrData) begin if rising_edge(clk) then if (wr_n='0') then if addr='0' then period<=WrData; duty<=duty; else period<=period; duty<=WrData; end if; else period<=period; duty<=duty; end if; end if; end process; process(clk) begin if rising_edge(clk) then if counter=0 then counter<=period; else counter<=counter-1; end if; if counter>duty then PwmOut<='0'; else PwmOut<='1'; end if; end if; end process; end one;

产生pwm波，实现频率可调，占空比可调，并在quartus完成测试。

本程序基于51单片机protues仿真实现正弦波，方波，锯齿波的输出，并且可以改变频率

本文介绍了以直接数字频率合成技术(DDS)为基础的波形信号发生器工作原理和设计过程，并在FPGA实验平台上设计实现了满足各功能指标的信号发生器。

m序列是最长线性反馈移位寄存器序列的简称，它是由带线性反馈的移位寄存器产生的周期最长的一种伪随机序列。是由移位寄存器、反馈抽头及模2加法器组成。m序列一旦反馈多项式及移位寄存器初值给定，则就是可以预先确定并且可以重复实现的序列，该特点使得m序列在数据白噪化、去白噪化、数据传输加密、解密等通信、控制领域使用广泛。因此，深入学习研究m序列具有重要的实际意义。

本设计可以找到源码，可以为您做设计，请看个人简介信息获取，资源免费，希望您给个关注，后续会上传源码，关注后第一时间会通知到您。感谢！

该文档是通过四个按键来控制四种波形：正弦波，方波，三角波和锯齿波的发生。

现要求创建一个信号发生器，该信号发生器可以选择信号类型、更改信号幅度、频率、相位等。 (1)新建一个VI，切换到前面板，从“控件一银色→图形”子面板中选择“波形图”控件，放置到前面板上。 (2) 切换到后面板，从“函数一信号处理→波形生成”子面板中选择“基本函数发生器( BasicFunction Generator.vi)”放置到后面板上。 (3)在“基本函数发生器”的“信号类型”端口上单击鼠标右键,选择“创建→输入控件”用同样的方法,依次在“频率”、“幅值”、“相位”端口创建输入控件。 (4)将“基本函数发生器”的“信号输出端口”与“波形图”控件的输入端口连接。 (5)为了使程序能连续运行,添加一个 While循环。从“函数→编程→结构”中选择“ While循环”,按住鼠标左键,在后面板上画一个框,将前面创建的图标全部框到里面,在Whil循环的停止输入端口创建一个输入控件并设置循环间隔为100ms,具体方法为在“函数→编程→定时”子面板中选择“等待( Wait msⅵi)放置到While循环中,输入端口创建一个常数,设置值为100。

函数信号发生器实验，实现三角波方波正弦波的发生，简易信号发生器

基于51单片机的信号发生器电路程序文件.doc