2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。

基于VHDL语言简易数字时钟 6位数码管显示

数电实验-简易数字时钟

具体描述：https://blog.csdn.net/qq_37147721/article/details/85453492

2011电赛E题 简易数字信号传输性能分析仪

基于FGPA的数字模拟设计，设计要求制作一个简易数字钟，正点会鸣响报时。扩展功能要求可以12~24进制间转换。

项目名称： 简易频率计设计 * ******************************************** * 功能描述：1.测量信号的频率 （0.1-2MHz） * 2.测量信号周期 * 3.刷新时间可调节 （1-9S） * 4.显示单位可选择 ********************************************** * 设计者：*** ********************************************** * 日 期 ：2009-4-30 ********************************************** * * 备注：2009电子大赛训练项目 *

简易数字式万用表电路 测量电容，电阻，电感，使用ALTIUM画的原理图和pcb图

绝对完整的毕业设计 源代码 仿真 设计思路 完完整整

c#实现的简易 数字键盘/手机键盘,用来拨号用 实现方式是使button控件与textbox控件互动, 在textbox中输出数据