在FPGA上实现BCD码的转换
prj为工程文件存放目录
rtl为verilog可综合代码
img为设计相关图片存放目录（主要为了方便后期写文档）
doc为设计相关文档存放目录
testbench为对应的testbench存放目录
prj文件夹下的ip文件夹存放quartus ii中生成的ip核文件
2022-07-04 11:14:12
173KB
1
结合IIR数字滤波器的基本结构，针对分布式算法中查找表规模过大的缺点，采用级联或并联结构，利用多块查找表使得硬件规模极大地减小，提出了并行和串行相结合的设计方案，并且实现了级联方式的10阶IIR低通滤波器。通过试验验证了该方法的有效性和实时性。
2022-06-30 09:06:40
1MB
1
用FPGA实现数字锁相环，开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE
2022-06-23 20:03:33
138B
甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT，采用的是单精度的浮点，采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码，并有测试文件，真的很不错。
2022-06-23 15:29:17
382KB
1
研究不恢复余数法的算法基础上，阐述以可控加／减法器(CAS)为基本组成单元的阵列除法器的构造原理，并给出一个完整的定点小数补码除法逻辑图，最后提出一种基于现场可编程门阵列(Field．ProgrammableGateArray，简称FPGA)的除法器的硬件实现方法．
2022-06-20 23:53:03
250KB
1
FPGA实现中值滤波并采用modelsim进行仿真
仿真后的查看波形，对算法计算部分进行验证。
用matlab实现中值滤波算法，将FPGA和matlab分别实现的中值滤波进行对比。
2022-06-15 14:08:13
4.02MB
1
取σ= 0.8 计算出高斯模板。用该模板进行卷积，从而实现整幅图像的高斯滤波。
高斯滤波能对含有高斯噪声的图像进行去噪，另外也能在构建高斯金字塔的时候用。
将FPGA实现的结果与Matlab实现的结果进行对比。
2022-06-13 09:06:32
46.49MB
1