BT1120 模块化代码,共享给大家,需要FPGA 实现BT1120 编码或者解码功能绝对有用,包含编码、解码、仿真文件
2023-02-09 17:34:48 5KB bt1120编解码 encodee bt1120 decode
putty 编绎源码 编绎putty putty开源 putty源码
2023-02-09 17:30:01 3.23MB putty 编绎源码 编绎putty putty开源
1
随着MIL-STD-1553B总线在航空航天和军工领域的广泛应用,为了降低该总线的应用成本和提高应用开发的灵活性,设计并实现该通信协议的曼彻斯特编解码器。通过分析1553B协议和曼彻斯特II型码编解码原理,确定出编解码器的整体框架,利用ISE14.1开发环境和Verilog HDL硬件描述语言对其设计实现,通过ISE Simulator和XST进行时序仿真和综合优化,仿真结果验证了设计方案的逻辑功能,最后在Xilinx Spartan6系列XC6SLX16型号FPGA上进行了实现。在深入分析1553B协议的基础上,对编解码器的工作原理、工作过程、逻辑设计及仿真验证进行详细介绍。
1
交织编码作为一种线性码,其基本思想是,通过数据交织,使得突发错误变得随机,并且错误分布于多个码字之间而不是仅仅是几个码字之间。这样每一分组的错误的数量将会降低很多,并且可以用随机纠错编码进行纠正。
2023-01-30 23:24:43 136KB 交织编解码
1
g729 编解码器 g729 编解码器来自: :
2023-01-29 18:51:54 124KB C
1
《Spring Batch 批处理框架》全面、系统地介绍了批处理框架Spring Batch,通过详尽的实战示例向读者展示了Spring Batch框架对大数据批处理的基本开发能力,并对框架的架构设计、源码做了特定的剖析;在帮助读者掌握Spring Batch框架基本功能、高级功能的同时,深入剖析了Spring Batch框架的设计原理,帮助读者可以游刃有余地掌握Spring Batch框架。   《Spring Batch 批处理框架》分为入门篇、基本篇和高级篇三部分。入门篇介绍了批处理、Spring Batch的基本特性和新特性,快速入门的Hello World等内容引领读者入门,从而进入数据批处理的世界。基本篇重点讲述了数据批处理的核心概念、典型的作业配置、作业步配置,以及Spring Batch框架中经典的三步走策略:数据读、数据处理和数据写,详尽地介绍了如何对CVS格式文件、JSON格式文件、XML文件、数据库和JMS消息队列中的数据进行读操作、处理和写操作,对于数据库的操作详细介绍了使用JDBC、Hibernate、存储过程、JPA、Ibatis等处理。高级篇提供了高性能、高可靠性、并行处理的能力,分别向读者展示了如何实现作业流的控制,包括顺序流、条件流、并行流,如何实现健壮的作业,包括跳过、重试和重启等,如何实现扩展作业及并行作业,包括多线程作业、并行作业、远程作业和分区作业等,从而实现分布式、高性能、高扩展性的数据批处理作业。
2023-01-29 09:56:10 168.56MB sprin
1
【达摩老生出品,必属精品,亲测校正,质量保证】 资源名:LDPC_MATLAB_工具箱_LDPC编解码程序 资源类型:matlab项目全套源码 源码说明: 全部项目源码都是经过测试校正后百分百成功运行的,如果您下载后不能运行可联系我进行指导或者更换。 适合人群:新手及有一定经验的开发人员
2023-01-28 20:55:09 22KB matlab 开发语言 LDPC LDPC编解码程序
使用同步器作为多线程中级教材,主要是对上一套初级教程做一个简单的总结, 并且对接下来脚本的线程处理,及监控线程起到一个较高的实际认知。 对多线程基 础及后续多线程课程有承前启后的作用 主要学习内容: 1.线程的启动及关闭 2.监控线程的运用 3.大漠多线程之参数传递 易语言调用大漠插件之多线程中级教程(第五套) 第一章   1.易大漠多线程中级之同步器原理介绍   2.易大漠多线程中级之同步器界面思路   3.易大漠多线程中级之同步器设置主窗与多线程创建   4.易大漠多线程中级之同步器子窗口设置及获取鼠标状态 5.易大漠多线程中级之同步器同步鼠标 6.易大漠多线程中级之同步器子窗口设置及获取键盘状态 7.易大漠多线程中级之同步器同步键盘   8.易大漠多线程中级之同步器拼装实战及总结 下载地址 zygxlt.com/thread-45-1-1.html 百度网盘链接: https://pan.baidu.com/s/1cHtPoE 密码: qwb3
2023-01-23 20:21:55 954B 易编远航 大漠 大漠多线程 多线程
1
OPUS IP核 这是 VHDL 中 IETF RFC 6716 Opus 音频编解码器的 ip 核心实现。 执照 版权所有 Gokul Das B 2015 此 HDL 和相关的源代码(文档)描述了开放硬件,并根据 CERN OHL v. 1.2 获得许可。 您可以根据 CERN OHL v.1.2 的条款重新分发和修改本文档。 ( )。 本文档的分发没有任何明示或暗示的保证,包括适销性、令人满意的质量和特定用途的适用性。 有关适用条件,请参阅 CERN OHL v.1.2。
2023-01-19 16:47:47 58KB
1
快思聪APP配置,软件设置,包括项目里的各种设置,一本宝典在手,什么问题都可以解决了,快思聪项目没问题。
2023-01-18 14:53:36 2.6MB 快思聪 快思聪APP
1