1.根据边沿D触发器74x74的原理图编写设计和仿真模块。 2.根据通用移位寄存器74x194的原理图编写设计和仿真模块。 3.采用1片74x194和其它小规模逻辑门设计3位LFSR计数器,编写设计和仿真模块。 4.根据4位同步计数器74x163的原理图编写设计和仿真模块。 5.输入为100MHz的系统时钟,采用7片74x163和其它小规模逻辑门设计1Hz的数字信号。 6.在FPGA开发板上调试3位LFSR计数器。
2022-06-24 12:33:07 1.31MB verilog fpga 数字逻辑
1
杭州电子科技大学 EDA考试试卷 杭州 电子科技 大学 EDA 考试试卷 1 杭州 电子科技 大学 EDA 考试试卷 1
2022-06-22 10:44:25 807KB 杭州 电子科技 大学 EDA
1
2009-05-13_江苏某电子科技公司ERP系统建议书v1[1].21
2022-06-19 14:06:40 2.71MB 文档资料
电子科技大学 高级计算机系统结构 期末考试总结
2022-06-15 14:01:02 2.93MB 计算机系统结构
1
电子科技大学 计算机图形学 期末考试复习
2022-06-15 11:07:38 4.24MB 计算机图形学
1
西安电子科技大学编译原理总复习-习题与试题-2010.ppt 欢迎大家下载学习!!!
1
电子科技大学信号检测与估计期末考题2014含答案
1
上课是英文ppt所以自己总结了一下
2022-06-12 21:05:33 1.76MB 计算机视觉 电子科技大学
1
桂林电子科技大学数据库总复习
2022-06-08 19:06:07 1.33MB 数据库
电子科技大学大一软件技术与基础课程课件、含习题解答。
2022-06-06 14:53:48 6.31MB PPT
1