# DigitalFrequencyMeter
基于 FPGA 的数字频率计
大三上课程设计。
参考2015年全国大学生电子设计竞赛试题。
2021-11-08 19:26:49
7KB
1
本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。
2021-10-31 22:19:00
526KB
1