单片机汇编数字钟 ORG 0000H LJMP START ORG 000BH ；定时器/计数器T0中断程序入口 LJMP INTT0 ；主程序 START：MOV R0，#70H MOV R7，#0CH INIT： MOV @R0，#00H INC R0 DJNZ R7，INIT 0C单元为清零则转INIT MOV 72H，#10 MOV 75H，#10 MOV TMOD，#01H 设定工作方式，T0工作于模式1 MOV TL0，#0B0H 设初值

要求如下： ⑴设计指标 时间以24小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 ⑵设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试； PCB文件生成与打印输出。 ⑶制作要求 自行装配和调试，并能发现问题和解决问题。 ⑷编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 ⑸答辩 在规定的时间内，完成叙述并回答提问。

本电子钟是利用纯数字电路，利用数字电子技术，利用多个计数器，实现多功能数字电子钟。

（1）时间、日期显示：系统时间采用24小时制。日期显示可判断大、小月、润月和闰年。 （2）设置功能：用户可以对系统的时间、日期进行设置。用户按下“设置”键后，可选择“秒加”、“分加”、“时加”、“日加”、“月加”、“年加”等按键进行秒、分、时、日、月、年的设置操作，每按一次键加1.

该数字钟可以实现3个功能：计时功能、整点报时功能和重置时间功能

用Multisim 10软件实现整点报时数字式可调电子时钟的设计

实验一 7段数码显示译码器设计………………………………P3 实验二 8位硬件加法器设计……………………………………P7 实验三 7人投票表决器Verilog HDL设计……………………P11 实验四 巴克码信号发生器……………………………………P16 实验五 多功能数字钟设计……………………………………P22 实验六 状态机实现的ADC0809采样控制电路………………P29 实验总结与感悟 …………………………………………………P36 实验一 7段数码显示译码器设计 一、实验目的 （1）学习使用Verilog HDL语言设计简单组合逻辑电路。 （2）学习使用case语句来描述真值表。 二、实验设备与器材 GW-PK2 EDA实验箱一台。 三、实验内容及实验步骤 1.实验原理及内容 7 段数码是纯组合电路，通常的小规模专用 IC，如 74 或 4000 系列的器件只能作十进制 BCD码译码，然而数字系统中的数据处理和运算都是 2 进制的，所以输出表达都是 16 进制的，为了满足 16 进制数的译码显示，最方便的方法就是利用译码程序在 FPGA/CPLD中来实现。 2.实验步骤 （1）用Verilog HDL设计一个共阴数码管的译码电路，用case语句描述7段译码器的真值表。 （2）编译、综合、适配、下载，验证结果。 （3）进行功能仿真。 （4）设计提示：建议选实验电路模式6，用数码8显示译码输出（PIO46～PIO40），键8、键7、键6、键5四位控制输入，硬件验证译码器的工作性能。注意，在仿真中，4位输入都必须用总线方式给数据。 ………………………………………………………………………………………… 好用不贵，祝您用餐愉快~

基于QuartusII的多功能数字钟设计 应用QuartusII9.0软件采用模块化设计方法设计一数字时钟，用原理图输入进行设计，使之具有清零、整点报时、闹钟设置、彩铃和星期显示调节等功能。软件仿真调试成功后编译下载至可编程实验系统SmartSOPC中进行硬件测试。

微机原理与接口技术数字钟设计，利用单片机实现的电子钟具有编程灵活，以便于功能的扩展。

本资源是基于keil的C51单片机的数字钟的C语言代码实现