集成逻辑门电路与参数测试，集成逻辑门电路与组合逻辑电路设计，编码与译码显示电路，数据选择器，加法器， 计数器原理测试与设计，学生自己写的，含有全套的实验报告，包括实验内容，实验原理，仿真图，实物图。
2022-07-03 21:03:15
4.21MB
1．根据边沿D触发器74x74的原理图编写设计和仿真模块。
2．根据通用移位寄存器74x194的原理图编写设计和仿真模块。
3．采用1片74x194和其它小规模逻辑门设计3位LFSR计数器，编写设计和仿真模块。
4．根据4位同步计数器74x163的原理图编写设计和仿真模块。
5．输入为100MHz的系统时钟，采用7片74x163和其它小规模逻辑门设计1Hz的数字信号。
6．在FPGA开发板上调试3位LFSR计数器。
2022-06-24 12:33:07
1.31MB
1