搜索【quartusII】的结果

使用QUARTUS_II做FPGA开发全流程详细教程.zip

使用QUARTUS_II做FPGA开发

2021-06-30 17:04:17 1.38MB QuartusII fpga

1

TOP_test3.zip

简易8位RISC处理器设计

2021-06-30 09:05:50 58.05MB VHDL FPGA QuartusII

1

基于MATLAB与QUARTUSII的FIR滤波器设计与验证.pdf

2021-06-29 17:28:51 212KB Matlab 程序 数据处理 软件开发

基于QuartusII的多功能数字钟设计

基于QuartusII的多功能数字钟设计，很好

2021-06-27 20:10:39 883KB 基于QuartusII的多功能数字钟设计

1

基于QuartusII的出租车计费系统.docx

基于QuartusII的出租车计费系统

2021-06-25 09:02:22 523KB 基于QuartusII的出租车计

数字逻辑 QuartusII 74163 计数器

数字逻辑课程作业利用QuartusII 、74163器件制作计数器

2021-06-21 09:06:22 462KB 数字逻辑 QuartusII 74163 计数器

1

基于VHDL语言的流量计

基于VHDL语言的流量计费器，可以设置不同梯度对应的费用，进行分段计费，可用于模拟出租车计费、智能水表等。适用于初学数电、入门FPGA和VHDL。

2021-06-11 09:05:27 309KB 数电 VHDL FPGA quartusii

1

基于QuartusII的16位补码加减法运算器

本次课程设计主要利用计算机组成原理中有关全加器、补码运算电路等理论知识，并学习使用 QuartusII 软件设计 16 位补码加减运算电路，结合题目设计要求完成运算电路的设计。

2021-06-06 22:18:44 4.53MB 计算机组成原理 quartus 16位补码加减法运算器

1

基于 verilog 的简易抢答器设计和 quartusII 仿真附录

学校大作业，由于条件有限，没有上板调试，仅完成了功能仿真。小白一只，欢迎大家交流批评。

2021-06-06 17:45:19 1.88MB verilog 抢答器

1

Quartus实现定时器，3位循环码计时器.doc

数电实验

2021-05-30 20:02:19 240KB quartusII

1