RS232串口EPM1270T光耦旋转编码器CPLD设计数据采集板ALTIUM硬件原理图+PCB(2层板)+cpld逻辑源码+设计文档说明,2层板设计,大小为85x60mm,Altium Designer 设计的工程文件,包括完整的原理图及PCB文件,可以用Altium(AD)软件打开或修改,已制样板测试验证,可作为你产品设计的参考。主要器件型号列表: Library Component Count : 19 Name Description ---------------------------------------------------------------------------------------------------- ADM3202 AMS1117 CAP Capacitor CAPACITOR POL Capacitor CON10 Connector CON2 Connector CON3 Connector CON4 Connector CON6 Connector CON8 Connector DB9 EPM1270T144C5 MAX II 3.3/2.5V CPLD, 116 IOs, 1,270 Logic Elements, 144-Pin Plastic TQFP, Commercial Temperature, Speed Grade 5 LED LM2596 RES1 RES2 TIL191 XTAL ZENER1 Zener Diode 配套CPLD VERILOG逻辑QUARTUS工程文件: 220model.v aa_atest.cr.mti aa_atest.mpf aa_test.cr.mti aa_test.mpf altera_mf.v altufm_parallel0.bsf altufm_parallel0.qip altufm_parallel0.v altufm_parallel0_bb.v altufm_parallel0_inst.v asa_test.cr.mti asa_test.mpf asa_test.v at24c01_rw.done at24c01_rw.fit.smsg at24c01_rw.pin at24c01_rw.qsf at24c01_rw.qws at24c01_rw.v at24c01_tb.v atc240c_tb.cr.mti atc240c_tb.mpf A_TEST.cr.mti A_TEST.mpf a_test.v a_top_test.cr.mti a_top_test.mpf a_top_test.v clock_gen_select.v cycloneii_atoms.v db incremental_db lpm_counter0.bsf lpm_counter0.qip lpm_counter0.v lpm_counter0_bb.v lpm_counter0_inst.v lpm_counter0_wave0.jpg lpm_counter0_waveforms.html rs232rx.v rs232tx.v rs232_top.v rx_frame.v rx_frame_new.v rx_frame_new_new.v 技术要求: 1) 传送带速度为6-8米/分 2) 料的倾斜角度小于10度 3) 料间距为20毫米 4) 料宽20~200毫米 5) 要求6个打标点都要打在料宽的中心处 6)传感器到打标点的距离为200毫米 7) 通过串口可以调节传感器到打标点的距离 2、料宽数据采集板系统框图
串口通讯程序
2021-03-25 13:06:30 16KB VB6串口通讯程序
1
RS232串口驱动程序,已经经过调试,请各位放心使用,希望对你有所帮助
2021-03-24 09:29:14 602KB RS232串口驱动程序
1
串口通讯协议,所谓通信协议是指通信双方的一种约定。约定包括对数据格式、同步方式、传送速度、传送步骤、检纠错方式以及控制字符定义等问题做出统一规定,通信双方必须共同遵守。因此,也叫做通信控制规程,或称传输控制规程,它属于ISO'S OSI七层参考模型中的数据链路层。目前,采用的通信协议有两类:异步协议和同步协议。同步协议又有面向字符和面向比特以及面向字节计数三种。其中,面向字节计数的同步协议主要用于DEC公司的网络体系结构中。
2021-03-22 16:58:51 991KB RS232
1
RS232通信程序,使用QT搭建界面
2021-03-21 11:16:54 45KB C++\RS232\QT
1
VC6.0实现RS232串口通信
2021-03-19 18:21:28 80KB VC RS232 串口
1
UART_232 串口VERILOG 代码,包括UART_baudrate UART_rx UART_tx 三个逻辑模块QUARTUS 18.0工程源码
(1)博图软件RS232模块串口通信读取扫码枪数据(2)条码解析案例
2021-01-28 01:41:25 1021KB 串口通信 条码解析程序案例
verilog实现含FIFO的RS232串口收发程序 环境quartus 8.1 以上
2020-03-18 03:05:06 306KB verilog fifo rs232
1