整理的关于FPGA的CAN控制器软核的开发资料，包括Verilog语言入门、CAN协议说明，CAN控制器说明、ARM的CAN控制器资料等，足够满足CAN软核的前期开发

10/100M以太网IP核 The Ethernet IP Core consists of five modules:
The MAC (Media Access Control) module, formed by transmit, receive, and control module
The MII (Media Independent Interface) Management module
The Host Interface The Ethernet IP Core is capable of operating at 10 or 100 Mbps for Ethernet and Fast Ethernet applications. An external PHY is needed for the complete Ethernet solution.

这是一片硕士论文，很详细，主要介绍LCD的设计，是图像的LCD，不是简单的1620

ADAU1716音频芯片的驱动IP核，使用Vivado软件，配套CSDN博客【ZYNQ-7000开发之十六】音频信号处理使用

介绍了一种设计基于AMBA总线的DMA控制器IP核的方法。用硬件描述语言(VHDL)来设计实现挂接在AMBA AHB总线上的DMA控制器，并通过可编程逻辑器件(FPGA)完成对设计的验证，最终形成可复用的IP软核，用到ASIC或FPGA中。

讲述了sopc的核的嵌入，和使用的方法，和各个核的配置情况。

XILINX_DDR3_IP核使用教程 XILINX_DDR3_IP核使用教程 XILINX_DDR3_IP核使用教程

Vivado的FIR IP核实现低通滤波器工程，包括完整工程文件和MATLAB设计FIR的.m文件； 采样频率10MHz，输入信号为1MHz和3MHz的正弦波的叠加信号； FIR滤波器为低通滤波器，通带0~1MHz，阻带高于2MHz； 经过行为仿真，滤波器能够有效滤除3MHz正弦信号，保留1MHz正弦信号。

vivado fft ip核 V9.1版本，英文官网手册

在Xilinx的开发工具Xilinx ISE中提供了MIG IP核，设计者可以用它来直接生成 DDR3 控制器设计模块