GigaDevice DDR4 SDRAM datasheet

包含RK（Rockchip ）DDR测试工具、DDR测试脚本、DDR测试文档、memtester、stressapptest等DDR测试资料

常见的PCB设计问题，以及问题统计，理论讲解，案例分析，仿真分享

DDR资料DDR布线参考Ddr3 的走线及绕线规则DDR2_Layout指导手册等PCB布局布线资料，可以做为你的DDR PCB设计学习设计参考。

Micro DDR 内存布线指导 观点 在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR 或者DDR2，SDRAM 打交道。DDR的工作频率很高，因此，DDR 的Layout 也就成为了一个十分关键的问题，很多时候，DDR 的布线直接影响着信号完整性。下面本文针对DDR 的Layout 问题进行讨论

网上很多描述SDRAM和DDR原理和时序的文章大多都出自该文档,但是讲的不全面,或者说只是一些片段.让人摸不着头脑,但是该文档从SDRAM说起,一直到DDR2,讲的非常详细,让人容易理解.对于硬件工程师或者是驱动工程师来说是一个不错的资源

Digilent FPGA开发板Nexys4 DDR 官方手册 1 Overview 2 Power Supplies 3 FPGA Configuration

( input clk_mac, input clk_phy, input rst_n, input [2:0] mode_straps, output eth_mdc, inout eth_mdio, output eth_rstn, inout eth_crsdv, inout eth_rxerr, inout [1:0] eth_rxd, output eth_txen, output [1:0] eth_txd, output eth_clkin, inout eth_intn, output rx_vld, output [7:0] rx_dat, output rx_sof, output rx_eof, output rx_err, output [7:0] rx_axis_mac_tdata, output rx_axis_mac_tvalid, output rx_axis_mac_tlast, output rx_axis_mac_tuser, input tx_vld, input [7:0] tx_dat, input tx_sof, input tx_eof, output tx_ack, input [7:0] tx_axis_mac_tdata, input tx_axis_mac_tvalid, input tx_axis_mac_tlast, output tx_axis_mac_tready, input reg_vld, input [4:0] reg_addr, input reg_write, input [15:0] reg_wval, output [15:0] reg_rval, output reg_ack, output speed_100, output full_duplex, output link_up, output remote_fault, output auto_neg_done

XC7K325T 4片DDR缓存测试（含教程和FPGA工程），基于XC7K325T，外挂4片DDR，有使用教程，FPGA源码，参考原理图PDF档

ddr3设置，zynq开发必须要掌握的基础知识，非常好用，谢谢