FPGA电子时钟 用verilog语言 可实现时间调节 时间暂停 利用计数分频器 状态转移图
2019-12-21 19:44:16 6KB FPGA 电子时钟 verilog
1
FPGA任意数分频器设计,FPGA任意数分频器设计,FPGA任意数分频器设计
2019-12-21 19:28:45 58KB FPGA 分频器
1
50MHz逐步分频器,包含50MHz-1MHz-1KHz-1Hz的分频过程。
2019-12-21 19:26:46 15KB 50MHz分频器
1