过滤无效密码,过滤密码小于八位,过滤密码小于8位
2019-12-21 22:04:35 558KB 过滤无效密码 小于八位 小于8位
1
本代码是基于基于cyclone II的八位数码管动态显示,输入接口可扩展,例如可直接用于电子时钟的设计。清晰明了的数码管动态扫描显示方式的模块化代码编写,让你轻松驱动数码管。下载后请将里面的文件拷贝出来再打开,因为路径不能有中文。
2019-12-21 22:04:17 515KB FPGA数码管
1
Esp8266 进阶之路34 【固件下载】乐鑫esp8266 NONOS SDK 3.0编程使用 SPI 驱动基于Max7219芯片的八位数码管,显示日期信息。 对应的博文解说的链接在此:https://xuhong.blog.csdn.net/article/details/88745450
2019-12-21 22:00:37 170KB 8266 8266驱动 8266驱动
1
八位数字密码锁设计资料.八位数字密码锁设计资料.八位数字密码锁设计资料.八位数字密码锁设计资料.
2019-12-21 21:43:06 873KB 密码锁
1
基于multisim的八位开关数字密码锁,可以重新设置密码
2019-12-21 21:26:45 336KB 密码锁 数字
1
通过verlog代码的设定来执行相应的功能,运算有加,减,以及移位和逻辑运算,能够进行仿真,十分好用。
2019-12-21 21:23:39 6.44MB verilog 运算器
1
简单的Verilog语言编写的八位运算器,实现加减与或 移位 自增自减等运算,可以判断结果是否为0,是否有进位。仿真波形图为没加仅为检测之前的,运行环境MaxPlus。写的不好,求轻喷
2019-12-21 21:10:14 348KB 计算机 组成原理
1
使用javafx框架,带此框架的eclipse下载地址:http://efxclipse.bestsolution.at/install.html 1)基本要求: A)要求画出界面,以太网帧的数据部分、源MAC地址和目的MAC地址均从界面输入; B)计算后的校验和字段和封装后的结果可以从界面上输出; C) 生成多项式G(X)=X8+X2+X+1;
2019-12-21 21:00:12 3KB 课程设计 计算机网络
1
verilog 实现八位数码管显示,该模块输入BCD码,就可以显示
2019-12-21 20:52:14 3KB verilog
1
设计总体分为两部分,一部分为8位二进制数的输入和储存电路,另一部分则为8位二进制的计算和输出的电路。模块大致由加数的输入,加法运算和运算结果的显示组成,其中两个8位二进制的数据从存储器传向运算器时,它们之间的电路由时钟信号进行控制。
2019-12-21 20:47:10 386KB 八位全加器
1