这是vhdl语言编写的数字钟的实现,使用的是altera cyclone4的芯片,简单易懂
2021-12-03 17:25:28 1.78MB vhdl fpga 数字钟
1
基于FPGA,用VHDL语言编写的计时秒表程序,运行成功,可供大家参考使用。
2021-12-02 09:14:06 2.72MB VHDL FPGA 计时秒表
1
Component例化语句 元件例化时端口映射或关联有两种方式: a.位置对应方式 直接由输入信号和元件信号的对应位置进行映射。即: 元件标号:元件名 Port Map(信号A1, 信号B1,…); b.名字直接对应 我们使用=>映射符号进行输入信号和元件信号之间的映射,那么位置可以不对应。即: 元件标号:元件名 Port Map(元件信号A=>信号A1,元件信号B=>信号B1,…); 注意!元件标号是必需的。
2021-12-02 08:37:29 3.34MB VHDL语言
1
1、秒表接口设计 技术要点: 1)秒表有共有6个输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应,6个计数器的输出全都为BCD码输出,这样便与同显示译码器的连接。 2)开关设置秒表报警器,每10秒钟,蜂鸣器鸣响1声,发光二极管闪烁。当计时达60分钟后,蜂鸣器鸣响10声。
2021-11-30 11:09:25 3.59MB FPGA Quartus
1
VHDL程序实现的电子万年历。。。。。。
2021-11-29 12:30:23 7.88MB VHDL,电子,万年历
1
模可变计数器的设计(VHDL语言)是一个控制位M,当M=0时,模23计数;当M=1时,模109计数。
2021-11-29 09:58:36 79KB 模可变计数器的设计
1
基于VHDL语言的汽车尾灯设计程序。汽车有左转、右转、直行、刹车四个状态,不同状态尾灯的亮灭情况不同。适用于数电课程设计实验及VHDL初学。
2021-11-28 23:37:53 160KB vhdl 数字电路与逻辑设计 quartusii
1
共6个尾灯,汽车正常行驶时,6个灯全灭; 左转时,左边3个灯从右到左依次亮灭; 右转时,右边3个灯从左到右依次亮灭; 刹车时,车灯全亮;故障时,全部闪烁。
2021-11-28 23:22:43 49KB 汽车 尾灯
1
基于FPGA用VHDL语言编写的交通灯程序,已验证
2021-11-28 20:15:23 8.7MB EDA FPGA VHDL 交通灯
1
vhdl语言实现的乒乓球游戏,留在这里以备以后学习应用!
2021-11-26 12:08:17 1.7MB vhdl语言实现的乒乓球游戏
1