针对一种基于PCI Express和Serial RapidIO混合式互连架构的硬件加速系统，介绍了其中基于FPGA实现的低延迟、多通道、跨平台的PCIe-SRIO桥接方法。介绍了该PCIe-SRIO桥的逻辑架构，详细叙述了数据调度方法，给出了系统实现成果以及性能测试结果。该成果解决了标准计算机与硬件加速部件的高速接口问题，比同功能的专用ASIC器件具有更好的适应性以及扩展性。
2022-02-24 18:49:32
1.02MB
1
这是和官方或者教程写的代码不一样，采用了尽可能高效的写法，比如按键消抖采用数字滤波的方式，而不是低效的延时等待等等。适合有一定基础的同学作为参考。
2022-02-24 15:27:53
820KB
1