实验 1： Xilinx ISE 工具流程实验
实验 2： Architecture Wizard 与引脚分配实验
实验 3： 全局时序约束实验
实验 4： 综合技术实验
实验 5： IP 核生成器系统实验
实验 6： Chipscope 调试实验
2025-08-25 14:28:51
4.09MB
1
是对xilinx DIGILENT NEXYS 3开发板套件的官方介绍文档，有管脚说明。因为最近要做和FPGA开发相关的毕业设计，跟老师借了个板子,是xilinx公司送老师的DIGILENT NEXYS 3开发板套件，芯片是SPARTAN-6系列xc6slx16。
2023-03-13 16:26:28
1.45MB
1
在 ISE 的集成开发环境中，一个完整的设计过程最少包括如下几个步骤：
¾ 创建一个新的工程；
¾ 创建一个源代码；
¾ 前端仿真；
¾ 后端仿真；；
¾ 重新综合实现并编写管脚位置约束文件；
¾ 配置设计到开发板上运行并查看结果。
2021-12-22 15:25:05
3.39MB
1