在FPGA逻辑设计中，从两组总线数据源中，根据某个条件选择其中一组输出，是一个十分常见的设计需求。Xilinx 自Spartan-6开始，至今最新的UltraSCALE+系列FPGA均是基于LUT6的架构，根据其原理，Xilinx 1个LUT6可以实现2-bits的2:1 Mux，从而，一个非常常用的32-bits 2:1 Bus Mux，Xilinx 6系/7系FPGA仅需4个Slices即可实现，且UltraSCALE系列甚至仅需2个Slices即可实现。
2021-06-17 18:03:59
605KB
1