二进制删除信道下的极化码编译码，包括信道的极化，编码，以及SC算法下的译码。(The binary erasure channel polarization codes, including channel coding and decoding, polarization, under SC algorithm. )

实验一 7段数码显示译码器设计………………………………P3 实验二 8位硬件加法器设计……………………………………P7 实验三 7人投票表决器Verilog HDL设计……………………P11 实验四 巴克码信号发生器……………………………………P16 实验五 多功能数字钟设计……………………………………P22 实验六 状态机实现的ADC0809采样控制电路………………P29 实验总结与感悟 …………………………………………………P36 实验一 7段数码显示译码器设计 一、实验目的 （1）学习使用Verilog HDL语言设计简单组合逻辑电路。 （2）学习使用case语句来描述真值表。 二、实验设备与器材 GW-PK2 EDA实验箱一台。 三、实验内容及实验步骤 1.实验原理及内容 7 段数码是纯组合电路，通常的小规模专用 IC，如 74 或 4000 系列的器件只能作十进制 BCD码译码，然而数字系统中的数据处理和运算都是 2 进制的，所以输出表达都是 16 进制的，为了满足 16 进制数的译码显示，最方便的方法就是利用译码程序在 FPGA/CPLD中来实现。 2.实验步骤 （1）用Verilog HDL设计一个共阴数码管的译码电路，用case语句描述7段译码器的真值表。 （2）编译、综合、适配、下载，验证结果。 （3）进行功能仿真。 （4）设计提示：建议选实验电路模式6，用数码8显示译码输出（PIO46～PIO40），键8、键7、键6、键5四位控制输入，硬件验证译码器的工作性能。注意，在仿真中，4位输入都必须用总线方式给数据。 ………………………………………………………………………………………… 好用不贵，祝您用餐愉快~

利用python编写的HDB3编译码并有源码、AMI码、HDB3码的码型 其中信源二进制码随机生成 （通信原理大作业，已发给老师，代码正确）

针对GPS高精度定位中本地产生P码的需求，提出了一种从给定GPS时间反推P码寄存器状态的方法。通过对P码产生机理的分析，利用MATLAB对算法进行了仿真实现。仿真结果表明，采用该算法能够产生任意时刻、长度的P码。利用产生的P码数据，对其相关特性等进行了分析，从而进一步验证了算法的正确性。

适于初学者，需要的可以下载试试（******************************************凑满50字***************************************************）

我自己编的GPS信号的C/A码产生的MATLAB代码,请大家参考！