搜索【寄存器堆设计】的结果

计算机组成原理寄存器堆设计实验

1. 学习使用Verilog HDL语言进行时序电路的设计方法 2. 掌握灵活运用Verilog HDL语言进行行为级语言描述的技巧和方法; 3. 学习寄存器堆的数据传送和读写工作原理,掌握寄存器堆的设计方法.

2021-07-10 22:22:45 248KB 文档及代码

1

杭电计组课程设计ALU-REG设计实验报告.docx

含有REG_ALU的设计原码和比较规范的格式及内容，花了一下午做完的

2021-07-06 15:40:57 236KB hdu 寄存器堆设计 计算机组成原理

1

verilog hdl寄存器堆设计

verilog hdl 设计寄存器堆，采用译码器、寄存器、数据选择等组合电路

2019-12-21 19:49:26 2KB verilog hdl 寄存器堆 组合电路

1