只为小站
首页
域名查询
文件下载
登录
首页
verilog实现的UART(带中断、奇偶校验、帧错误)
verilog实现的UART(带中断、奇偶校验、帧错误)
上传者:
38704565
|
上传时间: 2021-05-07 16:07:55
|
文件大小: 51KB
|
文件类型: PDF
verilog
UART
中断
奇偶校验
input wire clk, //50MHz
input wire rst_n,
input wire rx_in, //串行输入
文件下载
立即下载
评论信息
lx466702013 :
部分代码缺失,不完整!
2020-09-07
其他资源
springboot工程基于netty-socketio的 web推送消息简单代码
2015年研究生数学建模竞赛B题MATLAB代码
基于物联网的智慧宿舍的设计
傅里叶变换相位解包裹程序
导波场论-R.E.Collin
mysql57.zip
l298n直流电机驱动板工程
ubuntu14.04LTS离线安装openssh所需要的介质
Android手机之间的蓝牙通信客户端和服务端代码
毕业论文水温控制系统
实用最优化方法_大连理工大学出版社
Adafruit_NeoPixel库
ccls Win10+mingw64编译版
Coffee_Machine:https:hyperskill.orgprojects33?goal = 7-源码
openstack mitaka 安装手顺.pdf
arduino最小系统pcb文件
STM32固件库版Keil工程模板 流水灯,可在RAM调试
光线追踪程序代码
liveCycle data Service - part1
F16simulink建模
特征点提取Moravec、Forstner、Harris算法;GDAL绘图、读写;GDI绘图
出租房管理系统源码 ASP课程设计
asp.net线程教程
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
《应用非线性控制》(美)斯洛坦著;程代展译(清晰)
毕业设计:基于Python的网络爬虫及数据处理(智联招聘)
JPEG的Matlab实现
多目标微粒子群算法MOPSO MATLAB代码
Spring相关的外文文献和翻译(毕设论文必备)
elsevier 爱思唯尔 系列期刊的word模板,template,单栏,双栏
BP_PID控制仿真.rar
韦来生《数理统计》课后习题与答案
超大规模集成电路先进光刻理论与应用.pdf
粒子群多无人机协同多任务分配.zip
2021华为芯片研发岗位笔试题
Steam离线安装版
EBSD分析软件——Channel5下载安装教程
MAC OS.X.10.8.iso 镜像文件
基于Python网络爬虫毕业论文.doc
最新下载
vasp4.6下载软件包
openssl1.1.1_binX64
进程监控守护工具-当监控列表中的进程挂掉后会自动重新启动
MFC编写的图书管理系统,用到数据库SQL
AMD-APP-SDKInstaller-v3.0.130.135-GA-windows-F-x64.zip
openssl-1.1.1库win32-64
wince系统pda扫码源码实例
逍遥方案辅助工具.exe
百度贴吧表情.zip
UTF8-GBK编码互转(C)