基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。
文件下载
评论信息
其他资源
- 数字电路课程实验设计 设计一个数字秒表
- 普朗特《流体力学概论》
- 现代编译器的Java实现(第二版).pdf
- 广工编译原理实验 PL0（C++）改进
- jmeter接口测试脚本
- 基于C51单片机的8×8-LED点阵屏汉字显示
- python火车票查询软件及源码
- 3D结构光重建+OpenCV
- 驻波、行波及相互转换（MATLAB）
- php+ajax+mysql在线即时聊天源码chat，匿名聊天室源码 可登录注册
- FameView 7.6.12.6 注册机.zip
- 路由器登陆密码破解工具-针对TP、腾达等路由器
- 中南大学大型数据库技术实验一、二
- 基于java swing的考试系统的课程设计
- AUTOSAR_MCAL_CAN.zip
- HTML的学习笔记.md
- docker-19.03.8.tgz 下载（5积分）
- jdk1.8.0_231.zip
- 空气动力学资料合集.Anderson.Fundamentals.Aerodynamics.part1.rar
- 汇编语言 50个16bit数 快排
- geoserver 源码解析
- pkeyconfig.xrm-ms和tokens.dat
- 使用JqueryMobile开发购物网站
- 第三方网站接入qq登录的实例及配置文件
- Spire.Doc.dll
- Sony NWZ-M504 原版固件
- SCJP试题详析,SCJP试题详析
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明