只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog_HDL的UART串行通讯模块设计及仿真
基于Verilog_HDL的UART串行通讯模块设计及仿真
上传者:
u010796027
|
上传时间: 2024-01-16 02:19:44
|
文件大小: 996KB
|
文件类型: PDF
UART
串行通讯
基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。
文件下载
立即下载
评论信息
其他资源
汉语成语词典 json
ctp可实盘源代码
系统架构设计师考试32小时通关.pdf
atlas用户手册
MFC透明Edit
GAMS中文教程
光纤光栅的分离剥层算法以及傅立叶变化的源代码
交互式计算机图形学(第5版)课后题答案
MySQL5.7官方文档翻译版
WINCC报表详细设计步骤
stsw-link009 for window10.zip
android studio 保存图片到本地相册
pyautocad提取CAD兴趣点坐标
煤气公司送气管理系统.docx
46.深度解密四十六:微信KOl、微博大V等“移动营销资源”全揭秘.pdf
Wallpapers-kotlin.rar
AUTO_CAD.rar
房天下郑州市二手房——正常值数据.xlsx
JAVA JSP车辆管理系统
三菱60S(M系列)报警说明书
银行管理系统
Pipe3.0网络应用工具
LTE系统的切换技术研究
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
Android大作业——网上购物APP(一定是你想要的)
android开发期末大作业.zip
狂神说Java系列笔记.rar
2019和2021年华为单板通用硬件笔试题及答案
房价预测的BP神经网络实现_python代码
avantage 软件 xps 处理软件30天后不能使用问题
模型预测控制MPC(模型预测电流控制,MPCC)的simulink仿真,2016b版本
知网情感词典(HOWNET)
拾荒者.exe同时ID扫描器IP扫描器
基于javaweb的网上购物系统(毕业论文+答辩PPT+开题报告+源代码)
DBSCAN算法Matlab实现
2022学术英语写作(东南大学) 章节测试+期末test答案
PSO-LSSVM的MATLAB代码.rar
C4.5决策树算法的Python代码和数据样本
2020年数学建模B题(国二)论文.pdf
最新下载
Matlab实现简单的抽奖程序
使用计算整定PI参数的方法
IBM iSeries Access for Windows
C#-基于NetDXF实现winform加载并简单绘制dxf
基于C#操作DXF
houston 2018 的数据集
南京科远DCS软件 NT6000 V4.2.014 Release Build 2021.1018 Setup
vasp.5.3.5.tar.gz
Ubuntu 安装yafu库相关资源
windchill二次开发资料