只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog设计单总线8位ALU
基于Verilog设计单总线8位ALU
上传者:
42334072
|
上传时间: 2021-07-05 15:33:43
|
文件大小: 66KB
|
文件类型: RAR
Verilog
FPGA
ALU
基于Verilog设计单总线8位ALU,含详细注释,功能包括算术运算:带进位加减法、不带进位加减法 逻辑运算:与、或、异或、同或 移位操作:左移、右移、清零、取反 结合https://blog.csdn.net/qq_42334072/article/details/105922149食用更佳
文件下载
立即下载
评论信息
其他资源
数据挖掘原理与实践课后习题及参考答案
遗传算法解决背包问题 MATLAB可运行代码
WinEdt7 破解(去暗桩09-23更新)
springcloud源码
操作系统接口:兼容Unix/Linux命令接口
数据结构课程设计超市信息管理系统
S1000D Issue 4.2.7z
python opencv3人脸识别(windows)
用java写的根据公历日期获取阴历日期及生辰八字,及属相的demo
React.js 小书
城市交通仿真平台SUMO(V1.3)
TimingExecutor-V5.1-210227.zip
2014 Vision_aided inertial navigation with rolling_shutter cameras.pdf
节点编辑控件 开源 超级实用
FPGA EP4CE6E22C8 DAC7731E AD设计硬件原理图+PCB+集成封装库+BOM文件.zip
MySQL学习资料.zip
jdk-11.0.2
软件加壳保护工具 PECompact_v3.022
java 物流管理系统
清晖PMP课堂模拟(二)
python2.7+pyqt4超级文本工具开发代码经典示例.rar
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
工程伦理_李正风,丛杭青,王前_北京:清华大学出版社 , 2016.08_P329.pdf
麻雀搜索算法(SSA)优化bp网络
多智能体的编队控制程序的补充(之前上传少了一个文件)
拾荒者.exe同时ID扫描器IP扫描器
基于MATLAB的水果图像识别
python实现的学生信息管理系统—GUI界面版
IEEE 39节点系统的Simulink模型
基于傅里叶算子的手势识别的完整源代码(Python实现,包含样本库)
离散时间信号处理第三版课后习题答案
西安问题电缆-工程伦理案例分析.zip
2020年数学建模B题穿越沙漠全部代码全国赛二等奖.zip
Autojs 例子 源码 1600多个教程源码
Academic+Phrasebank+2021+Edition+_中英文对照.pdf
opcua服务器模拟器+opcua客户端工具.rar
java-spring-web-外文文献翻译40篇.zip
最新下载
EXE电子书反汇编工具(unEbookWorkshop) V2.2 绿色特别
GL-iNet最新固件
群晖NAS DSM_DS3615xs6.1.7_15284 完整安装包_DSM【稳定版】
模拟集成电路设计精粹(中文完整版).pdf
江恩金字塔-九方图精要英文版
Gann-9+價格跑圖程式使用說明手冊
直齿轮参数化设计.rar
基于labview的声音信号的采集和存储
DS3617xs-KVM平台-DSM 6.1.X- 通杀版☆引导镜像
jflac-1.4.0.jar