降低 VLSI 电路的功耗是当今的首要问题。 存储电路在电子小功率器件的设计中起着重要作用。 几乎每个数字系统都将内存作为其设计的重要组成部分。 高速电路在短时间内耗散大量功率。 在本文中，对传统 SRAM 单元进行了少量修改以降低动态功耗。 通过添加几个额外的晶体管，总电容降低了。 由于位线的充电和放电消耗的功率最大，因此可以使用6T单元和8T单元，通过在下拉路径中增加额外数量的晶体管来降低功率。 本文模拟了 6T SRAM 单元和 8T SRAM 单元，并比较了它们在功耗方面的性能。

fpga操作SRAM is61lv25616 的verilog程序

我自己配的个人学习记录,随意就好用的包的4.7.7的

在RAM中循环产生0~Z的数据，产生数据都是速度由变量rate控制，RAM写满时写入SD卡存储起来，一次写入一个block。程序主要采用了有有限状态机和verilog行为级描述，组合电路与时序电路严格分开，注释较为清楚。

RAM、SRAM、SDRAM、ROM、EPROM、EEPROM、Flash存储器可以分为很多种类，其中根据掉电数据是否丢失可以分为RAM（随机存取存储器）和ROM（只读存储器），其中RAM的访问速度比较快，但掉电后数据会丢失，而ROM掉电后数据不会丢失。

关于使用FPGA控制存储芯片SRAM的verilog程序，通俗易懂

SRAM是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据.

1.STM32F103的FSMC扩展SRAM时序介绍及测量 2.STM32F2/F4的FSMC扩展SRAM时序介绍及测量 3.IS61LV25616高速SRAM的时序配置 4.EM681FV16AU中速大容量SRAM的时序配置

CNTFET-SRAM-Cell-HSpice-Code