Verilog HDL入门,verilog学习经典,适合HDL入门学习,是芯片前端设计的基础。
2022-06-25 00:04:13 58.82MB verilog
1
嵌入式技术的工程法课件:第二章 基于Verilog HDL的电路设计.ppt
2022-06-17 13:00:45 1.24MB 计算机 互联网 文档
嵌入式技术的工程法课件:第三节 基于状态机的Verilog HDL设计方法.ppt
2022-06-17 13:00:44 110KB 计算机 互联网 文档
2选一数据选择器源代码(verilog HDL)
2022-06-17 08:29:43 169B 源代码
1
数字逻辑设计及应用教学课件:5-1 verilog HDL-CHENYU.ppt
2022-06-16 20:00:18 3.29MB 计算机 互联网 文档
串并转换Verilog HDL FPGA,为了你能认真读代码,测试程序请自己编写,改代码经过调试正确
2022-06-13 20:50:12 2KB 串并转换Verilog HDL FPGA
1
12均匀分布随机数的Verilog HDL语言程序设计
2022-06-13 18:05:30 15KB 文档资料
Verilog HDL模型的不同抽象级别.ppt
2022-06-13 09:05:09 3.57MB Verilog
移位相加法乘法器设计原理是从被乘数的最低位开始判断,若为1,则乘数左移i(i=0,1...(WIDTH-1))位后,与上一次和相加;若为0,则乘数左移i位后,以0相加,直至被乘数的最高位。
2022-06-11 10:43:47 2KB 串行乘法器
1
y86_processor 在Verilog HDL上构建并仿真的Y86处理器
2022-06-10 23:46:29 2KB Verilog
1