搜索【用Verilog】的结果

用verilog实现除法器(两种方法）

一、实验目的与要求：用verilog语言编写出一个除法器的代码，并在modelsim中进行功能仿真，认真的完成实验报告。二、实验设备（环境）及要求：在modelsim环境下编写代码与测试程序，并仿真；在synplify pro下编译，设置硬件并综合。三、实验内容及步骤： 1、选择除法器的算法，本实验开始采用的是减法实现除法器的例子（比如十进制中的a/b，可先比较a与b的大小，如果a>b,则商加1，a<=a-b,再进行比较大小，直到a<b,商不变，余数为a）; 2、选择好算法，进行verilog语言编程，再写好testbench并进行编译与功能仿真； 3、在中进行初步综合； 4、完成实验报告；

2021-04-25 10:03:34 176KB verilog 除法器 两种代码

1

FPGA用Verilog编写VGA接口，可接在电脑显示器上

2021-04-22 20:03:14 151KB FPGA Verilog VGA接口

1

用verilog写的正弦波发生器

用verilog写的正弦波发生器，利用DDS原理，先生成一个ROM表

2021-04-21 15:32:34 22KB verilog 正弦波

1

用verilog 写的与ADC121S101通过SPI通信的程序

用verilog 写的与ADC121S101通过SPI通信的程序 ,希望对有写ADC SPI的朋友有帮助

2021-04-20 19:42:42 2KB verilog HDL ADC SPI

1

用Verilog实现IIC协议

用Verilog实现I2C协议，有主机从机的代码，以及顶层模块和测试模块

2021-04-15 11:20:34 35KB Verilog IIC

1

用Verilog 写的时钟并用1602显示

用Verilog 写的时钟并用1602显示,通过计数来写的时钟，代码运行无错误，并下载可执行

2021-04-14 09:43:59 729KB verilog lcd1602

1

用verilog实现的fir滤波器

这是个用verilog 实现的fir滤波器的设计，代码还是很简单明了的

2021-04-02 17:08:40 2KB fir verilog

1

用Verilog（FPGA）实现USB源代码-PCB下载站.rar

2021-04-01 09:17:31 150KB Verilog USB 源代码

1

用 Verilog 编写的俄罗斯方块游戏

用 Verilog 编写的俄罗斯方块游戏，适合初学者(Tetris game written in verilog for beginners)，转自@胡劲。

2021-03-12 14:18:40 17.52MB Verilog 俄罗斯方块 FPGA

1

三步教你用Verilog写一个CPU：第三步

NULL 博文链接：https://marshal-r.iteye.com/blog/2170104

2021-01-11 10:01:38 33KB 源码工具

1

个人信息

热门下载

最新下载

其他资源