第十三章 本地总线控制器 13.113.113.1 13.1 引言 图13-1是LBC的功能框图，它支持三种接口：GPCM，UPM和SDRAM控制器。 图13-1 本地总线控制器框图 13.1.113.1.113.1.1 13.1.1 概述 LBC的主要组成是它的存储控制器，存储控制器可以为许多类型的存储设备和外围设备 提供一个无缝的接口。存储控制器负责控制8个bank，高性能SDRAM machine，一个GPCM 和多达3个UPM共享这8个bank。它为SDRAM，SRAM，EPROM，flash EPROM，burstable RAM，regular DRAM，扩展数据输出DRAM设备和其他外围设备提供一个最小粘合的逻辑 接口。外部地址锁存信号允许地址信号和数据信号的复用，以减少设备信号数量。 LBC还包括许多数据检查和保护特性，如数据奇偶校验、写保护和总线监控等，以保证 每个总线周期在用户指定的时间内完成。 13.1.213.1.213.1.2 13.1.2 特性 略。详见章节1.2.1，“关键特性”。 13.1.313.1.313.1.3 13.1.3 操作模式 LBC为本地总线提供一个GPCM，一个SDRAM机器和三个UPM操作模式，对于8个banks （片选）中有几个能够使用何种操纵模式并不限制。当存储事务被发送到LBC，则该事物的 存储地址与每个bank（片选）的地址信息进行比较，分配到相应bank上的机器（GPCM， SDRAM或者UPM）将拥有外部信号，对访问进行控制直到事务结束。所以，GPCM，SDRAM 或者UPM模式下的LBC，在事务处理期间的任意时刻仅仅只有一个有效的片选。

这个是时序约束的学习资料，对工作与学习是有帮助的哦。

Advanced Timing Constrain 介绍 • 基本时序约束 • 建立分组 • 其他约束 • 约束优先级

解 决 FPGA 时 序 问 题 的 三大要点

FPGA的培训教程，主要讲FPGA的时序收敛

比较详尽的阐述了FPGA中时序分析的基本原理，时序分析模型。图文并茂的说明了时序分析中用的基本概念如（Launch / latch edges、Setup/hold times、 Data /clock arrival time、Data required time等等），为后续的 第二篇：使用Quartus II Timequest时序分析器约束分析设计 第三篇：Quartus II时序优化策略篇奠定坚实的基础。

本资料利用Verilog语言实现了，主设备发送数据，严格按照I2C总线时序将数据发给从设备，对于设计者配置从设备寄存器有很大用处

FPGA时序设计的Viso形状库，可以简单方便的画出时序图，得到很好地时序分析

FPGA时序设计的Viso形状库，可以简单方便的画出时序图，得到很好地时序分析

时序约束是fpga设计中最基本也是最重要的步骤之一，也是难点之一。