js实现无数个爱心飞舞,支持改文字,表白利器
2021-04-23 22:05:04 4KB js爱心
1
这个爱心比较大,比较炫酷
2021-04-23 22:05:04 9KB html5
1
STM32通过PA4引脚DAC输出爱心型波形以及可调三角波,锯齿波。可以用示波器测量STM32f103c8t6的PA4引脚测的波形
2021-04-23 21:05:17 18.22MB STM32 心形函数 DAC
1
dwg文件格式心型图
2021-04-12 09:04:38 34KB 图形
1
送女朋友百度为您找到相关结果约154,000个 淄博中小学停课的最新相关信息 21小时前 大雾红色预警!淄博多所中小学停课,多条高速双向入口... 北晚新视觉网 截止到采访前,淄博中心城区的中小学幼儿园已经停课。 此外,记者采访周村区教育部门了解到,目前已通知辖区中小学幼儿园停课半天。 另,淄博高新区教育... 1天前 紧急通知!因大雾,今天淄博多所中小学幼儿园停课! 齐鲁壹点 4小时前 大雾弥城!淄博部分学校昨天紧急停课 大雾今起消散 鲁中晨报 3小时前 大雾袭城多个区县能见度低于50米 淄博中小学停课半天 中国荷都网 3小时前 大雾笼罩,淄博中小学停课!室外能见度仅有50米 苏州都市网 淄博中小学停课具体怎么回事?淄博中小学停课原因是什么?_天气新闻...
2021-04-08 11:41:25 8KB 爱心
1
此代码支持修改,本页面充满浪漫,是表白的不二之选。
2021-04-05 21:55:36 39KB 爱心、情人节
1
爱心版-表白源代码html动态图 效果演示http://www.lmtaolu.cn/biaobai/aixin/
2021-04-01 18:08:55 820KB 爱心
单片机学习爱心灯PCB
2021-03-27 22:03:03 869KB 单片机
1
AD单片机学习爱心灯原理图
2021-03-27 22:03:01 391KB 单片机
1
MINIUSB接口供电EPM240 CPLD三色LEDE灯爱心灯板Protel99se设计硬件原理图PCB+VERILOG 逻辑工程源码文件,硬件2层板设计,大小为66x57mm,Protel 99se 设计的DDB后缀项目工程文件,包括完整无措的原理图及PCB印制板图,已经制板测试使用,可用Protel或 Altium Designer(AD)软件打开或修改,可作为你产品设计的参考。 CPLD芯片为MAX2系列中的EPM240T100C5,2版3色流水灯及灯闪DEMO QUARTUS逻辑工程文件,逻辑工程软件版本为 Quartus II 10.1 (32-Bit) timescale 1ns/100ps module love_heart( clk, resetb, key_in_a, key_in_b, led_out_b, led_out_r, led_out_g ); input clk; input resetb; input key_in_a; input key_in_b; output[23:0] led_out_b; output[23:0] led_out_r; output[23:0] led_out_g; reg[23:0] led_out_b; reg[23:0] led_out_r; reg[23:0] led_out_g; //*****************************led_counter********************************* reg[31:0] led_counter; always@(posedge clk or negedge resetb) begin if (!resetb) led_counter <=0; else led_counter <= led_counter +1'b1; end //*********************led_out_b********************************** always@(posedge clk or negedge resetb) begin if (!resetb) led_out_b <=24'hfffffff; else case(led_counter[28:25]) 4'h1: led_out_b <=24'h0000000; 4'h2: led_out_b <=24'hfffffff; 4'h7: led_out_b <=24'h0000000; 4'h8: led_out_b <=24'hfffffff; 4'h9: led_out_b <=24'h0000000; 4'ha: led_out_b <=24'hfffffff; 4'hb: led_out_b <=24'hfffffff; 4'hc: led_out_b <=24'hfffffff; 4'hd: led_out_b <=24'h0000000; 4'he: led_out_b <=24'hfffffff; default: led_out_b <= 24'hfffffff; endcase end //*********************led_out_r********************************** always@(posedge clk or negedge resetb) begin if (!resetb) led_out_r <=24'hfffffff; else case(led_counter[28:25]) 4'h3: led_out_r <=24'h0000000; 4'h4: led_out_r <=24'hfffffff; 4'h7: led_out_r <=24'h0000000; 4'h8: led_out_r <=24'hfff