基于APB总线的SPI控制器的设计,学位论文
2021-07-20 09:30:10 2.05MB APB,SPI
1
MD5加密模块内置控制轮数的状态机,可加密多组512位数据,对于长度超过448位的数据可以进行分组加密(分成两个或两个以上512为数据分组),添加了APB总线功能模型并通过Modelsim验证成功
2021-07-03 09:09:38 6KB md5 verilog apb
1
APB总线读时序 从机必须在ENABLE周期的上升沿送出数据,总线上数据的采样发生在ENABLE周期的下一个周期的上升沿。
2021-06-22 11:05:12 725KB SPI 接口 时序 入门
1
Verilog实现APB总线接口的计数器,支持周期配置立即生效和延迟生效
2020-01-03 11:28:48 11KB Verilog
1
是基于apb总线下的timer外设的rtl代码,主要包括apb_timer的master逻辑verilog,以及相应的开发文档,包括寄存器的描述,功能特性等。
2019-12-21 21:48:28 67KB apb_timer verilog
1
这里是apb总线设计代码。这个源程序是基于verilog语言设计的
2019-12-21 21:42:22 3KB apb
1
1. 支持APB总线接口 2. 支持PWM单次模式和连续模式可配 3. 支持PWM周期配置立刻生效和延迟生效可配 4. 支持PWM周期可配置 5. 支持PWM宽度可配 6. 支持PWM使能可配 7. 支持16位计数器 8. 支持16位预分频计数器 9. 支持中断
2019-12-21 20:29:33 11KB Verilog
1
AHB、APB总线转换桥电路、verilog代码实现
2019-12-21 20:08:26 26KB AHB、APB总线、桥
1