搜索【，加法器，】的结果

Android加法器

2019-12-21 20:35:08 1.37MB 加法器

1

quartus II 四位串行加法器VHDL和逻辑图

基于quartus II 实现的四位串行加法器内含VHDL和逻辑图以及激励波形文件（VWF）

2019-12-21 20:28:17 350KB quartus II VHDL

1

大学EDA实验四位加法器和八位加法器

大学EDA实验，四位二进制加法器和八位二进制加法器

2019-12-21 20:15:50 350KB EDA 实验 加法器

1

八位加法器设计

基于vivado开发平台使用Verilog实现四位加法器的设计然后再级联实现八位加法器

2019-12-21 20:08:00 454KB 加法器

1

verilog写的8位加法器

verilog写的8位加法器，测试可用，完整程序，立马验证

2019-12-21 20:07:23 981KB verilog 8位加法器

1

android加法器

android加法器android加法器android加法器android加法器android加法器

2019-12-21 19:59:50 15.43MB android 加法器

1

三角波发生器加法器比较器滤波器电路 multisim

2019-12-21 19:37:15 194KB 三角波发生器 ，加法器， 比较器 ，滤波器电路

1

vhdl多功能加法器

设计一个多功能的1位加法器，有控制信号M、S2、S1、S0。当M=1，做算术运算: 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下算术运算： A加B，A加1，A加B加低位来的进位，B加1，A加，A加0，A加A ，A加加1。当M=0，做逻辑运算: 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下逻辑运算：A+B，AA+B，A·B等。

2019-12-21 19:23:46 879B vhdl 加法器

1

用移位加法器实现8位乘法器（分模块）

通过控制模块、数据选择模块、加法器模块、移位模块、锁存模块和上层实体实现，有详细注释

2019-12-21 18:52:19 323KB 8位乘法器 模块实现 移位加法器

1

VHDL实例8位加法器与乘法器设计

2019-12-21 18:49:00 195KB VHDL实例8位加法器与乘法器设计

1

个人信息

热门下载

最新下载

其他资源