educoder 华中科技大学 单周期MIPS CPU设计 微程序地址转移逻辑设计 MIPS微程序CPU设计
1
单周期CPU设计verilog,课程设计
2021-06-13 14:12:08 3.2MB 单周期CPU verilog
1
CPU设计实战 源代码
2021-06-10 14:02:18 15.92MB Cache Verilog CPU设计 MIPS
1
支持指令集为:{addu, subu, ori, lw, sw, beq, lui, jal, jr,nop,sll,j,lh,sh}。 处理器为单周期设计。
2021-06-10 13:11:17 7KB verilogCPU
1
杭电计组实验Verilog文件
2021-06-09 11:05:37 14.41MB 杭电 Verilog 计组
1
24条指令MIPS单周期CPU课设设计有这个压缩包足够
2021-06-08 22:02:50 5.87MB 课设 24条指令 CPU设计 MIPS单周期
北航计算机组成课程设计 支持50条指令的流水线CPU的Verilog代码实现,内包含源代码和相应的测试文件
2021-06-08 09:34:12 57KB 流水线CPU
1
华中科技大学《计算机组成原理》实验报告(总),报告目录: 1 CPU设计实验 2 1.1 设计要求 2 1.2 方案设计 3 1.3 实验步骤 4 1.4 故障与调试 4 1.5 测试与分析 5 2 总结与心得 7 2.1 实验总结 7 2.2 实验心得 7 参考文献 8
1
满分源码(16+2个功能全实现) 设计报告 一、 设计目的 完整、连贯地运用《数字逻辑》所学到的知识,熟练掌握 EDA 工具基本使用方法,为 学习好后续《计算机原理》课程做铺垫。 二、 设计内容 (一) 按照给定的数据通路、数据格式和指令系统,使用EDA工具设计一台用硬连线逻辑控制的简易计算机; (二) 要求灵活运用各方面知识,使得所设计的计算机具有较佳的性能; (三) 对所设计计算机的性能指标进行分析,整理出设计报告。
2021-06-05 21:23:49 924KB cpu 数电逻辑 湖南大学 最全源代码
1
简单的十六位cpu课程设计,vhdl方向,非常适合学习eda课程的同学使用
2021-06-04 10:34:05 857KB vhdl
1