用Verilog语言设计的多周期CPU，资源里包含了源代码及多周期CPU结构图，与大家分享下。 用Verilog语言设计的多周期CPU，资源里包含了源代码及多周期CPU结构图，与大家分享下。

哈工大计算机设计与实践-CPU设计实验报告

基于FPGA的RISC CPU设计.pdf

头歌educoder教学实践平台计算机组成原理MIPS CPU设计（HUST),第1关到第5关，源代码txt格式打开。 第1关 单周期MIPS CPU设计 第2关 微程序地址转移逻辑设计 第3关 MIPS微程序CPU设计 第4关 硬布线控制器状态机设计 第5关 多周期MIPS硬布线控制器CPU设计（排序程序）

头歌educoder教学实践平台计算机组成原理单总线CPU设计(定长指令周期3级时序)(HUST)。第1关—第6关，源代码txt格式。 第1关 MIPS指令译码器设计 第2关 定长指令周期---时序发生器FSM设计 第3关 定长指令周期---时序发生器输出函数设计 第4关 硬布线控制器组合逻辑单元 第5关 定长指令周期---硬布线控制器设计 第6关 定长指令周期---单总线CPU设计

mipsCPU 利用verilog硬件描述语言实现mips五级流水线CPU设计，并实现20条基本指令和其他高级指令，

proteus中CPU的设计，比较具体，希望有所帮助

vhdl多级流水CPU设计.rarvhdl多级流水CPU设计.rar

完成的工作主要包括：指令系统的设计，FPGA-CPU的整体结构设计及其细化，逻辑设计的具体实现（VHDL语言程序的编写），软件模拟，以及硬件调试。

硬件技术基础课程设计 硬布线CPU设计 包含Quartus布线、代码+实验报告 实验报告目录 摘 要 3 Abstract 3 一、设计目标 3 二、具体设计 3 2.1指令设计 3 2.2指令处理步骤设计 4 2.3总体通路设计 6 2.3控制信号设计 7 2.4指令流程图 7 2.4.1 ADD指令 8 2.4.2 LW指令 9 2.4.3 SW指令 10 2.4.4 J指令 11 2.4.5 MOV指令 12 2.4.6 B指令 13 三、实验器材 13 四、具体模块实现 13 4.1 控制器实现 14 4.2 存储器实现 17 4.3 寄存器堆实现 18 4.4 ALU运算器实现 20 4.5 符号扩展的实现 21 4.6 PC+1实现 21 4.7 LED显示译码器实现 22 五、 实验数据 23 5.1 PC端（左）仿真数据 23 5.2 控制器仿真数据 23 5.3 寄存器堆两输出口仿真数据 24 六、 难点及解决方案 24 6.1 问题抛出 24 6.2 分析与解决 25 6.3 其他解决方法 27 七、 实验结果 27 八、 结论和体会 28 九、 参考文献 29