EDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.docEDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.doc
2020-01-03 11:43:53
236KB
1
设计一个具有四个用户的呼叫显示系统。
要求用四个开关的输出分别模拟用户的输出信号，优先权按用户编码依次递减，即1号的优先权最高，4号最低。用数码管显示呼叫用户的编码数字，无用户呼叫时显示“0”。若同时有几个用户呼叫时，则显示优先权最高的用户编码，并用蜂鸣器声响提示有用户呼叫。
2019-12-21 20:09:07
2.36MB
1